[发明专利]半导体器件及其制造方法及包括该器件的电子设备

说明书

公开了一种半导体器件及其制造方法及包括该器件的电子设备。根据实施例，半导体器件可以包括：在衬底上实质上沿竖直方向延伸的有源区；绕有源区在竖直方向上的中间段的至少部分外周形成的栅堆叠，其中有源区包括与栅堆叠相对的沟道区以及分别在沟道区在竖直方向上的相对两侧的第一源/漏区和第二源/漏区，其中，栅堆叠包括栅介质层、功函数调节层以及栅电极材料层，功函数调节层介于栅电极材料层与沟道区之间；以及第一低k介质层，从功函数调节层的第一端延伸以围绕栅电极材料层靠近沟道区一侧的端部的第一拐角。

技术领域

本公开涉及半导体领域，具体地，涉及竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

背景技术

在水平型器件如金属氧化物半导体场效应晶体管(MOSFET)中，源极、栅极和漏极沿大致平行于衬底表面的方向布置。由于这种布置，水平型器件不易进一步缩小。与此不同，在竖直型器件中，源极、栅极和漏极沿大致垂直于衬底表面的方向布置。因此，相对于水平型器件，竖直型器件更容易缩小。

另外，希望降低器件中的栅致漏极泄漏(GIDL，Gate Induced Drain Leakage)。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种能够降低栅致漏极泄漏(GIDL，Gate Induced Drain Leakage)的竖直型半导体器件及其制造方法以及包括这种半导体器件的电子设备。

根据本公开的一个方面，提供了一种半导体器件，包括：在衬底上实质上沿竖直方向延伸的有源区；绕有源区在竖直方向上的中间段的至少部分外周形成的栅堆叠，其中有源区包括与栅堆叠相对的沟道区以及分别在沟道区在竖直方向上的相对两侧的第一源/漏区和第二源/漏区，其中，栅堆叠包括栅介质层、功函数调节层以及栅电极材料层，功函数调节层介于栅电极材料层与沟道区之间；以及第一低k介质层，从功函数调节层的第一端延伸以围绕栅电极材料层靠近沟道区一侧的端部的第一拐角。

根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上设置实质上沿竖直方向延伸的有源区；使有源区在竖直方向上的中间段相对于有源区在竖直方向上的下段和上段在横向上凹入；沿有源区的中间段相对于下段和上段形成的凹入的表面形成栅介质层和功函数调节层；在形成有栅介质层和功函数调节层的凹入中形成第一位置保持层；以第一位置保持层为掩模，对功函数调节层进行选择性刻蚀，从凹入中去除部分功函数调节层，以在凹入中形成间隙，间隙露出第一位置保持层靠近有源区的端部的至少一个拐角；沿着有源区的表面形成低k介质层，低k介质层填充间隙且与功函数调节层相接；去除第一位置保持层，以释放凹入中的空间；以及形成栅电极材料层，栅电极材料层填充空间。

根据本公开的另一方面，提供了一种电子设备，包括由上述半导体器件形成的集成电路。

根据本公开的实施例，在竖直型器件的栅电极材料层的至少一个拐角处引入低k介质层，以降低GIDL。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至13示出了根据本公开实施例的制造半导体器件的流程中部分阶段的示意图；

图14至16示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；

图17至19示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；

图20和21示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图；

图22至25示出了根据本公开另一实施例的制造半导体器件的流程中部分阶段的示意图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式