[发明专利]半导体装置

权利要求书

1.一种半导体装置，具备：

第1芯片；及

第2芯片，与所述第1芯片贴合；

所述第1芯片具备：

衬底；

晶体管，设置在所述衬底上；

第1配线层，设置在所述晶体管的上方，且包含多个第1配线；及

多个第1焊垫，设置在所述第1配线的上方；

所述第2芯片具备：

多个第2焊垫，接合于所述多个第1焊垫；

第2配线层，设置在所述第2焊垫的上方，且包含多个第2配线；及

存储单元阵列，设置在所述第2配线的上方；

所述第1配线、所述第1焊垫、所述第2焊垫、所述第2配线构成串联连接的第1图案。

2.根据权利要求1所述的半导体装置，其中所述第1图案为将所述第1配线、所述第1焊垫、所述第2焊垫、所述第2配线按照该顺序连续地串联连接的图案。

3.根据权利要求1或2所述的半导体装置，其具备：

第3焊垫，连接于所述第1图案的所述第1配线；及

第4焊垫，连接于所述第1图案的所述第2配线；

从所述第3焊垫到最初或最后的所述第1或第2焊垫为止的所述第1配线的长度为1mm以下，

从所述第4焊垫到最初或最后的所述第1或第2焊垫为止的所述第2配线的长度为1mm以下。

4.根据权利要求1或2所述的半导体装置，其中在从相对于所述第1芯片与所述第2芯片的贴合面大致垂直的方向观察时，所述第1图案与所述存储单元阵列重叠。

5.根据权利要求1或2所述的半导体装置，其中在从相对于所述第1芯片与所述第2芯片的贴合面大致垂直的方向观察时，所述第1图案与所述存储单元阵列及设置在该存储单元阵列的端部的阶梯构造部的两者重叠。

6.根据权利要求1或2所述的半导体装置，其中在从相对于所述第1芯片与所述第2芯片的贴合面大致垂直的方向观察时，所述第1图案与所述存储单元阵列、及设置在该存储单元阵列的端部的阶梯构造部与处于该阶梯构造部的周边的试验图案区域的两者重叠。