[发明专利]半导体封装结构及其制造方法

权利要求书

1.一种半导体封装结构的制造方法，其特征在于，包括：

切割第一晶圆获得多个待封装芯片，并将获得的所述多个待封装芯片固定在多芯片固定支架上；

测试所述多个待封装芯片，获得通过测试的已知合格芯片，其中，所述已知合格芯片包括第一键合层；以及

通过将所述第一键合层与第二晶圆的第二键合层进行键合，以混合键合所述已知合格芯片与所述第二晶圆的控制器电路管芯，其中，所述控制器电路管芯包括所述第二键合层。

2.如权利要求1所述的制造方法，其特征在于，所述第一键合层包括第一导电触点和第一介质层，所述第二键合层包括第二导电触点和第二介质层。

3.如权利要求2所述的制造方法，其特征在于，所述第一导电触点的顶面和所述第一介质层的顶面处于同一水平面，所述第二导电触点的顶面和所述第二介质层的顶面处于同一水平面，

键合所述第一键合层和所述第二键合层的步骤包括：在不施加外力的条件下，使所述第一导电触点和所述第二导电触点相互接触，以及使所述第一介质层和所述第二介质层相互接触。

4.如权利要求2所述的制造方法，其特征在于，所述第一导电触点的顶面低于所述第一介质层的顶面，所述第二导电触点的顶面低于所述第二介质层的顶面，键合所述第一键合层和所述第二键合层的步骤包括：

使所述第一介质层和所述第二介质层相互接触；以及

通过加热使所述第一导电触点和所述第二导电触点相互接触。

5.如权利要求2所述的制造方法，其特征在于，所述第一导电触点的顶面高于所述第一介质层的顶面，所述第二导电触点的顶面高于所述第二介质层的顶面，键合所述第一键合层和所述第二键合层的步骤包括：

使所述第一导电触点和所述第二导电触点相互接触；以及

通过施加外力使所述第一介质层和所述第二介质层相互接触。

6.如权利要求2-5任一项所述的制造方法，其特征在于，键合所述第一键合层和所述第二键合层的步骤还包括：通过加热，加强所述第一导电触点和所述第二导电触点之间的键合力以及加强所述第一介质层和所述第二介质层之间的键合力。

7.如权利要求2所述的制造方法，其特征在于，经过所述混合键合之后，所述第一导电触点和所述第二导电触点一一对应且彼此接触；所述第一介质层和所述第二介质层彼此接触。

8.如权利要求1所述的制造方法，其特征在于，在所述切割第一晶圆之前，所述制造方法还包括：

在所述第一晶圆的正面涂第一保护胶层；

在所述第一晶圆的背面涂第二保护胶层；以及

在所述第二保护胶层上贴膜。

9.如权利要求8所述的制造方法，其特征在于，所述膜包括蓝膜和UV膜中的至少一种。

10.如权利要求8所述的制造方法，其特征在于，所述第一保护胶层和第二保护胶层中的至少一者的材料包括光刻胶。

11.如权利要求8所述的制造方法，其特征在于，在所述切割第一晶圆的步骤之后，所述制造方法还包括：湿法去除所述第二保护胶层。

12.如权利要求1所述的制造方法，其特征在于，所述多芯片固定支架所固定的多个待封装芯片是所述切割第一晶圆的步骤所获得的全部待封装芯片中的至少一部分。

13.如权利要求1所述的制造方法，其特征在于，所述多种管芯包括存储器管芯。

14.如权利要求12所述的制造方法，其特征在于，所述存储器管芯适于形成DRAM、SRAM、3D NAND、3D XPoint存储器件中的一种或任意组合。