[发明专利]一种方便IAP的双复位向量8位MCU架构及其方法

权利要求书

1.一种方便IAP的双复位向量8位MCU架构，其特征在于，包括CPU、总线、FLASH、FLASH接口模块、IAP缓存RAM区和通讯外设

所述CPU、FLASH、FLASH接口模块、IAP缓存RAM区和通讯外设均与总线连接，并通过总线进行信息交互；

所述FLASH包括程序区和配置区，所述配置区储存着MCU的配置信息；所述程序区在需使用IAP功能时在逻辑上分为用户程序区和bootloader程序区；

所述CPU内设有PC寄存器，所述PC寄存器在程序运行前完成复位，所述PC寄存器的PC复位值受总线上的控制信号控制，2个所述PC复位值分别为0x0000与M-N,其中M为FLASH的程序区空间大小，N为复位预留空间大小；

所述IAP缓存RAM区用于缓存待写入FLASH的数据；

所述FLASH接口模块在编程状态时把来自编程口的程序数据以及配置信息写入FLASH，在非编程状态时，上电复位后读取配置信息并锁存在内部的配置锁存寄存器，并在整个MCU运行期间控制MCU的状态；

所述FLASH接口在IAP时将IAP缓存RAM区里的数据写入FLASH内程序区数据寻址指针EEADRH/EEADRL所指向的区域；

所述FLASH接口模块还与一复位逻辑指令集进行信息交互；所述复位逻辑指令集包括IAP功能相关的有上电复位和软件复位；

所述通讯外设根据协议接收数据放置缓冲区，并且在程序的控制下将缓冲区数据通过数据总线写到IAP缓存RAM区。

2.根据权利要求1所述的一种方便IAP的双复位向量8位MCU架构，其特征在于，所述PC寄存器的控制信息以1bit位的形式存储在配置区。

3.根据权利要求1所述的一种方便IAP的双复位向量8位MCU架构，其特征在于，所述通讯外设包括usb、usart、spi和iic。

4.根据权利要求1所述的一种方便IAP的双复位向量8位MCU架构的操作方法，其特征在于，包括以下步骤：

Stp1、选择bootloader型号的芯片，编写代码并且调试bootloader代码，然后生成hex；

Stp2、择用户型号的芯片，编写代码并且调试bootloader代码，然后生成hex；

Stp3、手动或用工具合并上述步骤生成的2个hex；

Stp4、使用烧录工具通过MCU的编程口，将合并的hex文件以及bootloader型号的配置信息写入FLASH；

Stp5、后期编写新固件时只需选择用户型号，并使用固件升级上位机通过预设的通讯外设进行升级。