[发明专利]SGT结构及其制造方法

说明书

本申请涉及半导体集成电路领域，具体涉及SGT结构及其制造方法。其中方法包括：提供带有沟槽的器件基底层；在沟槽的表面形成第一氧化层，使得第一氧化层表面形貌形成第一填充空间；使得第一填充空间中填充第一多晶硅；回刻蚀第一多晶硅，保留位于第一填充空间下部的第一多晶硅；刻蚀去除位于沟槽上部的第一氧化层，使得回刻蚀后的第一多晶硅上端从剩余第一氧化层的上表面伸出；进行氧化工艺，使得外露沟槽中的结构表面，和回刻蚀剩余第一多晶硅的侧表面被氧化形成第二氧化层；第一多晶硅的侧表面被氧化程度由上至下逐渐减弱，位于沟槽中的第二氧化层表面形貌形成栅多晶硅容置空间；使得栅多晶硅容置空间中填充第二多晶硅，形成栅多晶硅结构。

技术领域

本申请涉及半导体集成电路领域，具体涉及SGT(Shield Gate Trench，屏蔽栅沟槽)型功率器件中SGT结构及其制造方法。

背景技术

功率半导体器件是电能/功率处理的核心器件，对设备的正常运行起到关键作用。

SGT型功率器件，因其具有更低的导通电阻和更高的击穿电压，广泛应用于中低压(20V至250V)的器件中。

通常的低压SGT结构，其包括形成于硅基底中的沟槽，该沟槽中形成有上、下分布的栅多晶硅和源多晶硅，该源多晶硅和栅多晶硅之间设有隔离氧化层，该隔离氧化层用于将源多晶硅和栅多晶硅隔离。

在相关技术中，该隔离氧化层的形成方式主要包括HDP(High Density Plasma，高密度等离子体)填充回刻，和ONO(Oxide-Nitride-Oxide，氧化物层-氮化物层-氧化物层)衬层热氧化两种。

但是在器件尺寸进一步缩小的技术趋势中，上述相关技术中的制作方式已经无法适用逐渐缩小的SGT结构沟槽。例如，对于该HDP填充回刻方式的深宽比较高，在填充氧化层后膜质不均匀，在后续湿法回刻后使得膜层表面不平整。该ONO衬层热氧化方式所形成的ONO衬层膜层结构复杂、氮化物层容易出现电荷，回刻后容易在氮化物层顶部形成空隙(void)等问题。

发明内容

本申请提供了一种SGT结构及其制造方法，可以解决相关技术中的制作方法无法适用逐渐缩小的SGT结构沟槽的问题。

为了解决背景技术中所述的技术问题，本申请的第一方面提供一种SGT结构，所述SGT结构包括：

沟槽，所述沟槽位于器件基底层的中，包括由上至下依次连接的上部、中部和下部；

场氧结构，所述场氧结构覆盖在所述沟槽的下部表面；覆盖有所述场氧结构的所述沟槽的下部形成源多晶硅容置空间，所述源多晶硅容置空间的宽度由上至下逐渐增大；

源多晶硅结构，所述源多晶硅结构填充在所述源多晶硅容置空间中；

隔离结构，所述隔离结构位于所述沟槽的中部，且覆盖在所述场氧结构的上表面和所述源多晶硅结构的上表面；

栅氧结构，所述场氧结构覆盖在所述沟槽的上部表面，覆盖有所述场氧结构的所述沟槽的上部形成栅多晶硅容置空间；

栅多晶硅结构，所述栅多晶硅结构填充在所述栅多晶硅容置空间中。

可选地，在对应所述源多晶硅结构位置处的所述隔离结构上表面，形成突起。

可选地，所述场氧结构的厚度为1500埃及以下。

可选地，所述栅氧结构的厚度为200埃至800埃。

可选地，所述源多晶硅结构的宽度为800埃至1000埃。

为了解决背景技术中所述的技术问题，本申请的第一方面一种SGT结构的制作方法，所述SGT结构的制作方法包括以下步骤：

提供带有沟槽的器件基底层，所述沟槽形成于所述器件基底层中；