[发明专利]处理器系统

说明书

本发明提供了一种处理器系统，其特征在于，包括处理器单元、内存控制单元、随机存储单元、闪存单元；所述处理器单元与所述内存控制单元电性连接，所述内存控制单元分别与所述随机存储单元、闪存单元电性连接，所述处理器单元通过所述内存控制单元读取所述随机存储单元中的数据指令集，所述随机存储单元通过所述内存控制单元映射所述闪存单元。本发明可在减小计算机系统体积的同时，使得处理器始终处于高效运行状态，大大提高系统的运行效率。

技术领域

本发明涉及计算机领域，更具体地说，涉及一种处理器系统。

背景技术

目前，DRAM(Dynamic Random Access Memory，动态随机存取存储器) 技术获得巨大发展，主要应用的有同步动态随机接入存储器(SDRAM)、双倍 数据速率(DDR)SDRAM、第2代双倍数据速率(DDR2)SDRAM、第3代双倍 数据速率(DDR3)SDRAM和第4代双倍数据速率(DDR4)SDRAM等多种类型。 对于上述类型的DRAM，主要由内存控制器和DRAM晶片(即内存颗粒)构 成，CPU(central processing unit，中央处理单元)经由内存控制器向DRAM 晶片发送控制命令，包括时钟信号、命令控制信号以及地址信号等，并通过上 述控制命令控制对DRAM晶片进行数据信号的读写操作。

在计算机系统在执行程序时，由CPU执行的相关程序和数据需先放入 DRAM中，在执行程序时CPU根据当前程序指针寄存器的内容从DRAM取 出指令并执行指令，然后再取出下一条指令并执行，如此循环下去直到程序结 束指令时才停止执行。其工作过程就是不断地取指令和执行指令的过程，最后 将计算的结果放入指令指定的存储器地址中。

然而，由于DRAM的成本较高，通常其存储容量有限，因此大部分程序 存储在成本相对较低的大容量存储设备中，例如硬盘、固态硬盘等，在计算机 运行时，CPU需将大容量存储设备中的数据搬移到DRAM，以及将DRAM的 数据写入到大容量存储设备中。并且，因大容量存储设备与中央处理单元的交 互速度均大大低于中央处理单元与DRAM的交互速度，因此大大影响了计算 机系统的整体运行效率。

发明内容

本发明要解决的技术问题在于，针对上述计算机系统整体运行效率不高的 问题，提供一种处理器系统。

本发明解决上述技术问题的技术方案是，提供一种处理器系统，包括处理 器单元、内存控制单元、随机存储单元、闪存单元；所述处理器单元与所述内 存控制单元电性连接，所述内存控制单元分别与所述随机存储单元、闪存单元 电性连接，所述处理器单元通过所述内存控制单元读取所述随机存储单元中的 数据指令集，所述随机存储单元通过所述内存控制单元映射所述闪存单元。

作为本发明的进一步改进，所述内存控制单元用于根据所述处理器单元的 请求，从所述随机存储单元读取并反馈对应的指令，并在所述随机存储单元中 的数据指令集符合预设条件时，从所述闪存单元获取所述数据指令集的后续指 令集并写入到所述随机存储单元。

作为本发明的进一步改进，所述处理器单元包括第一处理器单元和第二处 理器单元，所述数据指令集包括第一指令集和第二指令集，所述预设条件包括 第一预设条件和第二预设条件，所述第一指令集为等待所述第一处理器单元处 理的指令集，所述第二指令集为等待所述第二处理器单元处理的指令集；

所述内存控制单元用于根据所述第一处理器单元和第二处理器单元的请 求，从所述随机存储单元读取并反馈对应的指令，并在所述随机存储单元中的 第一指令集符合第一预设条件时，从所述闪存单元获取所述第一指令集的后续 指令集并写入到所述随机存储单元，以及在所述随机存储单元中的第二指令集 符合第二预设条件时，从所述闪存单元获取所述第二指令集的后续指令集并写 入到所述随机存储单元。

作为本发明的进一步改进，所述第一处理器单元还用于从所述随机存储单 元读取所述第二指令集的后续指令集。