[发明专利]存储器装置测试及相关联的方法、装置和系统

说明书

本发明公开了存储器装置测试以及相关联的方法、装置和系统。一种方法可以包含从所述存储器装置的存储器阵列的多个存储器地址中读取，并将所述多个地址中的每个存储器地址标识为通过或未通过。所述方法可以进一步包含对于每个标识的未通过，将与所述标识的未通过相关联的数据存储在所述存储器装置的缓冲器中。此外，所述方法可以包含将与每个标识的未通过相关联的数据中的至少一些数据传送到所述存储器装置外部的测试器，而不将与每个标识的通过相关联的地址数据传送到所述测试器。

优先权要求

本申请要求在2020年7月2日提交的题为“存储器装置测试及相关联的方法、装置和系统(MEMORY DEVICE TESTING,AND ASSOCIATED METHODS,DEVICES,AND SYSTEMS)”的美国专利申请序列第16/919,922号的提交日的权益。

技术领域

本公开的实施例总体上涉及存储器装置测试。更具体地，各种实施例涉及测试存储器装置的方法以及相关装置和系统。更具体地，一些实施例涉及处理、存储和/或将存储器装置测试数据传送到测试器。

背景技术

存储器装置通常提供为计算机或其它电子系统中的内部半导体集成电路。存在多种不同类型的存储器，包含例如随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式随机存取存储器(RRAM)、双倍数据速率存储器(DDR)、低功耗双倍数据速率存储器(LPDDR)、相变存储器(PCM)和快闪存储器。

存储器装置通常包含多个存储器单元，所述存储器单元能够保存表示数据位的电荷。通常，这些存储器单元被布置在存储器阵列中。通过经由相关联的字线驱动器选择性地激活存储器单元，可以将数据写入存储器单元或从存储器单元中检索数据。

发明内容

本公开的各种实施例可以包含一种测试存储器装置的方法。所述方法可以包含从所述存储器装置的存储器阵列的多个存储器地址中读取，并将所述多个地址中的每个存储器地址标识为通过或未通过。所述方法可以进一步包含对于每个标识的未通过，将与所述标识的未通过相关联的数据存储在所述存储器装置的缓冲器中。此外，所述方法可以包含将与每个标识的未通过相关联的数据中的至少一些数据传送到半导体管芯外部的测试器，而不将与每个标识的通过相关联的地址数据传送到所述测试器。

根据本公开的另一个实施例，一种装置可以包含存储器阵列和耦合到所述存储器阵列的缓冲器。所述装置可以进一步包含电路，所述电路耦合到所述存储器阵列和所述缓冲器并且被配置为从所述存储器阵列的多个存储器地址读取数据。所述电路还可以被配置为将读取的数据与已知的测试数据进行比较。此外，所述电路可以被配置为响应于所述比较，将所述多个存储器地址中的每个存储器地址标识为通过或未通过。而且，所述电路可以被配置为对于每个标识的未通过，将与所述标识的未通过相关联的数据存储在所述缓冲器中。所述电路可以进一步被配置为将与每个标识的未通过相关联的数据中的至少一些数据传送到外部测试器，而不将与每个标识的通过相关联的地址数据传送到所述外部测试器。

本公开的附加实施例包含一种系统。所述系统可以包含测试装置和可操作地耦合到所述测试装置的至少一个存储器装置。所述存储器装置可以包含存储器阵列，所述存储器阵列包括多个存储器地址。所述存储器装置还可以包含先进先出(FIFO)高速缓存和至少一个电路。所述至少一个电路可以被配置为响应于至少一个测试操作，将所述多个存储器地址中的每个存储器地址标识为通过或未通过。所述至少一个电路还可以被配置为对于每个标识的未通过，将与所述标识的未通过相关联的多个未通过数据位存储在所述FIFO高速缓存中。此外，所述至少一个电路可以被配置为将与每个标识的未通过相关联的多个未通过数据位中的至少一些未通过数据位传送到所述测试装置，而不将与每个标识的通过相关联的地址数据传送到所述测试装置。

附图说明

图1是根据本公开的至少一个实施例的示例性存储器装置的框图。