[发明专利]三维存储单元阵列、半导体器件及其制造方法

权利要求书

1.一种三维存储单元阵列，其特征在于，包括：

垂直堆叠的多个第一导电线，沿着第一方向延伸；

垂直堆叠的多个第二导电线，沿着所述第一方向延伸且设置在沿着第二方向距所述多个第一导电线一距离处，所述第二方向与所述第一方向正交；

多个第一台阶梯段，设置在堆叠的所述多个第一导电线的沿着所述第一方向的相对的端处；以及

多个第二台阶梯段，设置在堆叠的所述多个第二导电线的沿着所述第一方向的相对的端处，

其中所述多个第一台阶梯段及所述多个第二台阶梯段包括沿着所述第一方向交替设置的多个着陆焊盘与多个连接线，

沿着所述第二方向，所述多个着陆焊盘比所述多个连接线宽，

沿着所述第二方向，所述多个第一台阶梯段的所述多个着陆焊盘面对所述多个第二台阶梯段的所述多个连接线，且

沿着所述第二方向，所述多个第二台阶梯段的所述多个着陆焊盘面对所述多个第一台阶梯段的所述多个连接线。

2.根据权利要求1所述的三维存储单元阵列，其中所述多个第一导电线與所述多个二导电线沿着所述第二方向的宽度对所述多个连接线沿着所述第二方向的宽度的比介于1到1000的范围内。

3.根据权利要求1所述的三维存储单元阵列，其中所述多个着陆焊盘沿着所述第二方向的宽度对所述多个连接线沿着所述第二方向的宽度的比介于1到1000的范围内。

4.根据权利要求1所述的三维存储单元阵列，其中直接连接到所述多个第一导电线的所述相对的端的所述多个第一台阶梯段的多个连接线沿着所述第一方向的长度大于直接连接到所述多个第二导电线的所述相对的端的所述多个第二台阶梯段的多个连接线沿着所述第一方向的长度。

5.一种半导体器件，其特征在于，包括：

驱动电路系统，以及

三维排列的多个存储单元，连接到所述驱动电路系统，其中所述三维排列的多个存储单元包括：

多个第一栅极线，垂直堆叠在彼此上；

多个第一存储单元层，沿着所述多个第一栅极线的堆叠方向延伸且接触所述多个第一栅极线；

多个第一源极及汲极线，沿着所述多个第一栅极线的所述堆叠方向延伸且通过所述多个第一存储单元层中的至少一个层而沿着第一方向与所述多个第一栅极线隔开；

多个第一连接线，被设置成在所述多个第一栅极线的沿着第二方向的相对的侧处与所述多个第一栅极线接触；

多个第一着陆焊盘，被设置成沿着所述第二方向与所述多个第一连接线接触且沿着所述第一方向比所述多个第一连接线宽；

多个第二存储单元层，沿着所述多个第一栅极线的所述堆叠方向延伸且设置在所述多个第一源极及汲极线的相对于所述多个第一存储单元层而言沿着所述第一方向相对的侧处；

多个第二栅极线，垂直堆叠在彼此上且设置在所述多个第二存储单元层的相对于所述多个第一栅极线而言相对的侧处；

多个第二连接线，被设置成在所述多个第二栅极线的沿着所述第二方向的相对的侧处与所述多个第二栅极线接触；以及

多个第二着陆焊盘，被设置成沿着所述第二方向与所述多个第二连接线接触且沿着所述第一方向与所述多个第一着陆焊盘同宽，

其中沿着所述第二方向，所述多个第二连接线比所述多个第一连接线短，

所述多个第一着陆焊盘被设置成沿着所述第二方向位于与所述多个第二着陆焊盘不同的水平高度处，且

所述堆叠方向、所述第一方向及所述第二方向是正交的方向。