[发明专利]三维存储单元阵列、半导体器件及其制造方法

说明书

一种三维存储单元阵列包括垂直堆叠的多个第一导电线、垂直堆叠的多个第二导电线、及第一和多个第二台阶梯段。多个第一导电线及多个第二导电线沿着第一方向延伸。多个第二导电线设置在沿着第二方向距多个第一导电线一距离处。第一方向与第二方向正交。沿着第一方向，第一梯段设置在多个第一导电线的相对的端处且第二梯段设置在多个第二导电线的相对的端处。第一梯段及第二梯段包括沿着第一方向交替设置的多个着陆焊盘与多个连接线。沿着第二方向，多个着陆焊盘比多个连接线宽。沿着第二方向，第一梯段的多个着陆焊盘面对第二梯段的多个连接线且第二梯段的多个着陆焊盘面对第一梯段的多个连接线。

技术领域

本公開涉及存储单元阵列、包括所述存储单元阵列的半导体器件及其制造方法。

背景技术

半导体存储器用于电子应用中的集成电路中，例如包括收音机、电视、手机和个人计算设备中。半导体存储器包括两种主要类别。一种是易失性存储器；另一种是非易失性存储器。易失性存储器包括随机存取存储器(random access memory，RAM)，随机存取存储器还可细分为两种子类别：静态随机存取存储器(static random access memory，SRAM)及动态随机存取存储器(dynamic random access memory，DRAM)。

SRAM和DRAM均是易失性的，因为它们在不通电时会丢失它们所存储的信息。相反，非易失性存储器则可保持存储在它们中的数据。

发明内容

根据本公开一些实施例，一种三维存储单元阵列，包括：垂直堆叠的多个第一导电线，沿着第一方向延伸；垂直堆叠的多个第二导电线，沿着所述第一方向延伸且设置在沿着第二方向距所述多个第一导电线一距离处，所述第二方向与所述第一方向正交；多个第一台阶梯段，设置在堆叠的所述多个第一导电线的沿着所述第一方向的相对的端处；以及多个第二台阶梯段，设置在堆叠的所述多个第二导电线的沿着所述第一方向的相对的端处，其中所述多个第一台阶梯段及所述多个第二台阶梯段包括沿着所述第一方向交替设置的多个着陆焊盘与多个连接线，沿着所述第二方向，所述多个着陆焊盘比所述多个连接线宽，沿着所述第二方向，所述多个第一台阶梯段的所述多个着陆焊盘面对所述多个第二台阶梯段的所述多个连接线，且沿着所述第二方向，所述多个第二台阶梯段的所述多个着陆焊盘面对所述多个第一台阶梯段的所述多个连接线。

根据本公开一些实施例，一种半导体器件，包括：驱动电路系统，以及三维排列的多个存储单元，连接到所述驱动电路系统，其中所述三维排列的多个存储单元包括：多个第一栅极线，垂直堆叠在彼此上；多个第一存储单元层，沿着所述多个第一栅极线的堆叠方向延伸且接触所述多个第一栅极线；多个第一源极及汲极线，沿着所述多个第一栅极线的所述堆叠方向延伸且通过所述多个第一存储单元层中的至少一个层而沿着第一方向与所述多个第一栅极线隔开；多个第一连接线，被设置成在所述多个第一栅极线的沿着第二方向的相对的侧处与所述多个第一栅极线接触；多个第一着陆焊盘，被设置成沿着所述第二方向与所述多个第一连接线接触且沿着所述第一方向比所述多个第一连接线宽；多个第二存储单元层，沿着所述多个第一栅极线的所述堆叠方向延伸且设置在所述多个第一源极及汲极线的相对于所述多个第一存储单元层而言沿着所述第一方向相对的侧处；多个第二栅极线，垂直堆叠在彼此上且设置在所述多个第二存储单元层的相对于所述多个第一栅极线而言相对的侧处；多个第二连接线，被设置成在所述多个第二栅极线的沿着所述第二方向的相对的侧处与所述多个第二栅极线接触；以及多个第二着陆焊盘，被设置成沿着所述第二方向与所述多个第二连接线接触且沿着所述第一方向与所述多个第一着陆焊盘同宽，其中沿着所述第二方向，所述多个第二连接线比所述多个第一连接线短，所述多个第一着陆焊盘被设置成沿着所述第二方向位于与所述多个第二着陆焊盘不同的水平高度处，且所述堆叠方向、所述第一方向及所述第二方向是正交的方向。