[发明专利]晶圆、切割晶圆的方法、以及芯片

说明书

本申请提供了一种晶圆、切割晶圆的方法、以及芯片，其中，晶圆可以包括：多个芯片；每个芯片包括至少一个核心逻辑区；每个核心逻辑区的外围设有保护区，每个核心逻辑区的保护区的外围设有切割区；所述每个核心逻辑区包括用于阻断相邻核心逻辑区通信信号的隔离单元；所述切割区包括用于连接两侧核心逻辑区的电路单元。由此，本申请可以通过在核心逻辑区的外围设置保护区，以避免对晶圆进行切割时可能带来的机械性损伤。此外，本申请还在核心逻辑区中设置了隔离单元，以切割前可以阻断相邻核心逻辑区通信信号，避免对多个逻辑区同时进行切割时可能造成的电路损害。

技术领域

本申请涉及半导体制造领域，尤其涉及一种晶圆、切割晶圆的方法、以及芯片。

背景技术

在芯片产品的制作过程中，需要通过各种工艺技术在晶圆上制作集成电路，以在晶圆上形成具有一定功能的芯片。这样就可以把一整片完整的晶圆(wafer)切割成一粒粒的晶粒(即芯片)，以方便下一道工序的生产加工。

目前，一次流片制作出来的掩模(mask)只能生产一种芯片，但在一些领域的实际应用场景中，往往需要一些相同功能但处理能力不同的芯片，例如，应用于8核处理器和4核处理器的芯片。若按传统的制作方法，需要进行两次流片以制作出两个不同的掩模，这样不仅增加了NRE(Non-recurring engineering，一次性工程)费用，还增加了时间成本。

发明内容

本申请旨在提供一种晶圆、切割晶圆的方法、以及芯片，以在切片前仅需一次流片制作掩模即可在切片后获得不同结构的芯片，由此可以扩大了芯片的种类，进而提高了晶圆的适用范围。

为了实现上述目的，本申请提供了一种晶圆，该晶圆包括：多个芯片；每个芯片包括至少一个核心逻辑区；每个核心逻辑区的外围设有保护区，每个核心逻辑区的保护区的外围设有切割区；所述每个核心逻辑区包括用于阻断相邻核心逻辑区通信信号的隔离单元；所述切割区包括用于连接两侧核心逻辑区的电路单元。

进一步地，所述晶圆还包括用于提供电源信号的同一供电网格；所述每个核心逻辑区还包括用于隔离电源信号的场效应管。

进一步地，所述晶圆还包括多个提供不同电源信号的供电网格；其中，所述每个核心逻辑区包括一个供电网格。

进一步地，所述每个核心逻辑区外围的保护区之间的切割区还包括用于保护所述每个核心逻辑区中电路的静电泄放单元。

进一步地，所述芯片包括多个核心逻辑区；其中，每个核心逻辑区设有用于检测相邻核心逻辑区之间是否通信顺畅的自测试逻辑单元。

进一步地，所述芯片包括用于检测至少一个核心逻辑区中的测试链是否形成闭环的回环逻辑单元。

进一步地，所述核心逻辑区还包括：用于控制相邻核心逻辑区之间通信信号的时钟门控逻辑单元和电源门控逻辑单元、用于消除不同时钟导致的亚稳态现象的跨时钟域同步单元、以及用于保证所述供电网格提供的电源信号稳定性的去耦电容单元。

进一步地，至少两个核心逻辑区在纵向上的尺寸不同；和/或，所述至少两个核心逻辑区在横向上的尺寸不同。

本申请还提供了一种切割本申请提供的上述晶圆的方法，该方法包括：沿所述晶圆中一个核心逻辑区外围的保护区之间的切割区和/或多个核心逻辑区外围的保护区之间的切割区进行切割，得到多个芯片。

本申请还提供了一种芯片，由切割本中请提供的上述晶圆获得，其中，切割晶圆的方法为本申请提供的上述方法。

本申请一些实施例提供的技术方案带来的有益效果至少包括：