[发明专利]一种抖动容限可调的无参考时钟频率检测电路

说明书

本发明公开了一种抖动容限可调的无参考时钟频率检测电路，包括：D触发器的数据信号端口接收差分时钟信号CK与CKB，所述D触发器的时钟输入端口接收差分输入信号DATA和DATAB；所述D触发器的输出端产生输出信号Q和QB，连接到低通滤波器的输入端，所述低通滤波器产生经低通滤波的输出信号Q'和QB'；信号峰值检测电路的第一输入端连接所述低通滤波器的输出端，所述信号峰值检测电路的第二输入端连接参考电压产生器的输出端，接收参考电压Vref；所述信号峰值检测电路根据所述Q'和QB'的信号峰值和所述参考电压Vref的大小，输出数字信号。

技术领域

本发明涉及一种通信系统领域，特别是涉及一种抖动容限可调的无参考时钟频率检测电路。

背景技术

在高速有线通信系统中，为了降低成本，在发射机和接收机间传输的数据通常在没有时钟信号的条件下收发。例如，在光通信中，高速数据的收发没有伴随时钟信号。在这种情况下，要求接收机拥有无参考时钟的时钟和数据恢复电路(Reference-less CDR)。

时钟和数据恢复电路具有如下功能：从无伴随时钟的数据中恢复出与接收信号频率和相位同步的时钟；从无伴随时钟的数据中恢复出数据，降低信号抖动，提高信号质量。锁相环(PLL)广泛应用于CDR电路设计中，但其本身频率捕获范围窄，无法满足通信系统要求。

因此，为了实现频率检测的功能，需要设计一个独立的可以直接从输入数据中提取频率信息的频率检测电路。

发明内容

鉴于上述问题，提出了本发明，以便提供一种抖动容限可调的无参考时钟频率检测电路。

在本发明的一个实施例中，提供了一种抖动容限可调的无参考时钟频率检测电路，包括：

D触发器2的数据信号端口接收差分时钟信号CK与CKB，所述D触发器2的时钟输入端口接收差分输入信号DATA和DATAB；

所述D触发器2的输出端产生输出信号Q和QB，连接到低通滤波器3的输入端，所述低通滤波器3产生经低通滤波的输出信号Q'和QB'；

信号峰值检测电路4的第一输入端连接所述低通滤波器3的输出端，所述信号峰值检测电路4的第二输入端连接参考电压产生器6的输出端，接收参考电压Vref；所述信号峰值检测电路4根据所述Q'和QB'的信号峰值和所述参考电压Vref的大小，输出数字信号。

进一步的，多级反相驱动器5的输入端连接所述信号峰值检测电路4的输出端，将所述数字信号多级反相后，产生输出信号。

进一步的，所述差分输入信号为差分数据信号或时钟信号。

进一步的，所述D触发器为单边沿触发或双边沿触发。

进一步的，所述D触发器包括：差分信号输入端INP_2、INN_2，差分时钟输入端CLKP_2、CLKN_2，偏置电压输入端VBIAS，差分信号输出端OUTP_2、OUTN_2；