[发明专利]一种延时时间可控的死区时间产生方法及电路

权利要求书

1.一种延时时间可控的死区时间产生方法，其特征在于，包括以下步骤：

基于串联的电阻和电容网络产生振荡时钟，对振荡时钟进行预处理；

振荡时钟作为时钟输入并对数据输入信号进行缓冲处理，产生正反相两路输出信号；

振荡时钟和预处理后的振荡时钟作为时钟输入，对数据输入信号的上升沿和下降沿进行识别并产生脉冲指示信号；

振荡时钟作为时钟输入，在脉冲指示信号的控制下产生与数据输入信号的上升沿和下降沿关联的时钟八分频信号；

基于振荡时钟、正反相两路输出信号和时钟八分频信号进行运算处理，输出的正反信号之间为八倍时钟周期的死区时间。

2.根据权利要求1所述的一种延时时间可控的死区时间产生方法，其特征在于，所述振荡时钟作为时钟输入，在脉冲指示信号的控制下产生与数据输入信号的上升沿和下降沿关联的时钟八分频信号的具体步骤如下：

振荡时钟作为时钟输入，脉冲指示信号作为复位输入信号，通过脉冲指示信号进行分频控制，使分频从数据输入信号的第一个上升沿和下降沿开始并在后续每个上升沿和下降沿重新分频，得到数据输入信号的上升沿和下降沿关联的时钟八分频信号。

3.根据权利要求1所述的一种延时时间可控的死区时间产生方法，其特征在于，所述振荡时钟通过反相器进行预处理。

4.实现权利要求1-3任意一项所述的一种延时时间可控的死区时间产生方法的电路，其特征在于，包括时钟产生模块、输入预处理模块、延时标识产生模块、八分频时钟产生模块和死区延时产生模块；

所述时钟产生模块用于以串联的电阻和电容产生振荡时钟和预处理后的振荡时钟；

所述输入预处理模块用于以振荡时钟作为时钟输入并对数据输入信号进行缓冲处理，产生正反相两路输出信号；

所述延时标识产生模块用于以振荡时钟和预处理后的振荡时钟作为时钟输入，对数据输入信号的上升沿和下降沿进行识别并产生脉冲指示信号；

所述八分频时钟产生模块用于以振荡时钟作为时钟输入，在脉冲指示信号的控制下产生与数据输入信号的上升沿和下降沿关联的时钟八分频信号；

所述死区延时产生模块用于以振荡时钟、正反相两路输出信号和时钟八分频信号进行运算处理，输出的正反信号之间为八倍时钟周期的死区时间。

5.根据权利要求4所述的一种延时时间可控的死区时间产生电路，其特征在于，所述时钟产生模块包括第一电阻R1、第一电容C1、第一反相器INV1、第二反相器INV2和第三反相器INV3；

所述第一电阻R1的一端接入第一反相器INV1的输入端，所述第一电阻R1的另一端接入第一反相器INV1的输出端，所述第一电容C1一端连接第一反相器INV1的输入，第一电容C1另一端接地；第二反相器INV2的输入接第一反相器INV1输出，第二反相器INV2输出CLK信号；第三反相器INV3的输入接第二反相器INV2输出，第三反相器INV3输出/CLK信号。

6.根据权利要求5所述的一种延时时间可控的死区时间产生电路，其特征在于，所述CLK信号还能通过RC网络设置。

7.根据权利要求4所述的一种延时时间可控的死区时间产生电路，其特征在于，所述输入预处理模块包括第四反相器INV4、第五反相器INV5、第六反相器INV6和第一触发器D1；

第一触发器D1的数据输入端为全局输入DATAIN信号，第一触发器D1的时钟输入端为CLK信号，第一触发器D1的复位输入端为全局RESET信号，第一触发器D1的输出端依次连接第五反相器INV5和第六反相器INV6，所述第六反相器INV6输出DATAIN_H信号；第一触发器D1的输出端还经过第四反相器INV4的缓冲驱动，输出DATAIN_L信号，DATAIN_H和DATAIN_L互为反信号。