[发明专利]一种延时时间可控的死区时间产生方法及电路

说明书

本发明公开了一种延时时间可控的死区时间产生方法及电路，包括以下步骤：基于串联的电阻和电容网络产生振荡时钟，对振荡时钟进行预处理；振荡时钟作为时钟输入并对数据输入信号进行缓冲处理，产生正反相两路输出信号；振荡时钟和预处理后的振荡时钟作为时钟输入，对数据输入信号的上升沿和下降沿进行识别并产生脉冲指示信号；振荡时钟作为时钟输入，在脉冲指示信号的控制下产生与数据输入信号的上升沿和下降沿关联的时钟八分频信号；基于振荡时钟、正反相两路输出信号和时钟八分频信号进行运算处理，输出的正反信号之间为八倍时钟周期的死区时间。本发明实现了死区延时时间的可调可控。

技术领域

本发明属于半导体集成电路技术领域，具体属于一种延时时间可控的死区时间产生方法及电路。

背景技术

电机驱动器功率驱动管一般采用NMOS-NMOS结构，NMOS的栅极分别是由两个相位相反的信号驱动。功率管由于耐压等需求会寄生较大的栅极电容，这个较大的寄生电容会使功率管在开启或者关断时都有一个较长的充放电过程，这个过程会导致两路相位相反的信号的上升和下降沿出现交叠部分，在交叠部分会出现一个功率管还没有完全关断，但是另一个功率管已经开启的情况，两个功率管同时开启会形成一条从电源到地的一条低阻通路，低阻通路会造成大电流流过功率管，使其烧毁。

为了避免这种情况的发生，需要在相位相反的信号开启状态之间引入一个时间差，当一路信号由高变为低一段时间后，另一路信号才会由低变高，引入的时间即为死区时间。

图1所示为一种传统延时产生电路，由两个延时子模块和两个与门构成，输出的两路信号就会有死区时间。延时单元采用反相器链和电阻电容组成的RC结构，延时时间由反相器链延时和RC时间常数决定，对工艺的依赖性大，同时RC设计确定后无法更改，因此延时时间固定。图2所示为另一种传统延时产生电路，由两个延时子模块和一个与门及一个或门构成，输出的两路信号有死区时间。延时单元采用反相器链结构，延时时间由反相器链延时决定，对工艺的依赖性大，且延时时间固定。

因此需要提供一种电路满足延时时间可调可控并对工艺制造的依赖性很小的功能需求。

发明内容

为了解决现有技术中存在的问题，本发明提供一种延时时间可控的死区时间产生方法及电路，解决目前延时产生电路存在延时时间固定且对工艺制造的依赖性较大的问题。

为实现上述目的，本发明提供如下技术方案：一种延时时间可控的死区时间产生方法，包括以下步骤：

基于串联的电阻和电容网络产生振荡时钟，对振荡时钟进行预处理；

振荡时钟作为时钟输入并对数据输入信号进行缓冲处理，产生正反相两路输出信号；

振荡时钟和预处理后的振荡时钟作为时钟输入，对数据输入信号的上升沿和下降沿进行识别并产生脉冲指示信号；

振荡时钟作为时钟输入，在脉冲指示信号的控制下产生与数据输入信号的上升沿和下降沿关联的时钟八分频信号；

基于振荡时钟、正反相两路输出信号和时钟八分频信号进行运算处理，输出的正反信号之间为八倍时钟周期的死区时间。

进一步的，所述振荡时钟作为时钟输入，在脉冲指示信号的控制下产生与数据输入信号的上升沿和下降沿关联的时钟八分频信号的具体步骤如下：

振荡时钟作为时钟输入，脉冲指示信号作为复位输入信号，通过脉冲指示信号进行分频控制，使分频从数据输入信号的第一个上升沿和下降沿开始并在后续每个上升沿和下降沿重新分频，得到数据输入信号的上升沿和下降沿关联的时钟八分频信号。

进一步的，所述振荡时钟通过反相器进行预处理。

本发明还提供一种延时时间可控的死区时间产生方法的电路，包括时钟产生模块、输入预处理模块、延时标识产生模块、八分频时钟产生模块和死区延时产生模块；