[发明专利]3D存储器桥接结构的关键尺寸的监测方法

说明书

本发明公开了一种3D存储器桥接结构的关键尺寸的监测方法。该监测方法包括：在衬底上形成叠层结构和以平面图案分布的多个测量结构；以及采用多次刻蚀步骤，在所述叠层结构中形成第一台阶结构、第二台阶结构，以及连接所述第一台阶结构和所述第二台阶结构的桥接结构；其中，在所述多个刻蚀步骤中，采用所述多个测量结构分别测量所述桥接结构的线宽变化。该监测方法采用平面图案的测量结构测量和表征桥接结构的关键尺寸并通过改进工艺参数对其关键尺寸进行优化，从而提高半导体器件的良率和可靠性。

技术领域

本发明涉及半导体制造技术领域，更具体地，涉及一种3D存储器桥接结构的关键尺寸的监测方法。

背景技术

存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D存储器件中，采用水平延伸的桥接结构连接互相隔离的第一台阶结构和第二台阶结构，以减少台阶结构中接触孔数量，其中接触孔用于将3D存储器中的有源区或多个层面的牺牲层连接至3D存储器的上部表面。随着3D存储器特征尺寸的进一步缩小和工艺的限制，桥接结构的关键尺寸(CD，Critical Dimension)难以准确测量，无法根据测量数据改进工艺以调整桥接结构的关键尺寸，导致3D存储器的可靠性和良率变差

期待进一步改进3D存储器桥接结构的关键尺寸的监测方法，从而准确测量桥接结构的关键尺寸并通过改进工艺参数对其关键尺寸进行优化，以提高3D存储器件的可靠性和良率。

发明内容

鉴于上述问题，本发明的目的在于提供一种3D存储器桥接结构的关键尺寸的监测方法，其中形成包括多层桥接单元的桥接结构，同时形成平面图案的测量结构，采用测量结构测量桥接结构的关键尺寸，进一步改进工艺以调整桥接结构的关键尺寸，从而提高半导体器件的良率和可靠性。

根据本发明的实施例，提供一种3D存储器桥接结构的关键尺寸的监测方法，所述监测方法包括：在衬底上形成叠层结构和以平面图案分布的多个测量结构；以及采用多次刻蚀步骤，在所述叠层结构中形成第一台阶结构、第二台阶结构，以及连接所述第一台阶结构和所述第二台阶结构的桥接结构；其中，在所述多个刻蚀步骤中，采用所述多个测量结构分别测量所述桥接结构的线宽变化。

可选地，在所述多次刻蚀步骤中，多次刻蚀所述叠层结构以形成包括多个桥接单元的所述桥接结构。

可选地，所述采用所述多个测量结构分别测量所述桥接结构的线宽变化包括：在所述多个测量结构中的相应一个上形成与所述桥接单元线宽成预定比例的光刻胶掩模，并对所述多个测量结构中的相应一个进行刻蚀，以形成表征所述桥接单元关键尺寸的伪桥接单元。

可选地，所述预定比例为1：1。

可选地，所述3D存储器桥接结构的关键尺寸的监测方法还包括：在所述多次刻蚀步骤之前，采用第一阻挡层遮挡所述多个测量结构中的一组测量结构；以及在所述多次刻蚀步骤的每次刻蚀步骤前，去除所述一组测量结构中的相应一个的第一阻挡层。

可选地，所述3D存储器桥接结构的关键尺寸的监测方法还包括：在所述多次刻蚀步骤前，采用第一阻挡层遮挡所述多个测量结构中一组测量结构的非选择测量结构；以及在所述多次刻蚀步骤的除第一次刻蚀的每次刻蚀步骤前，去除所述一组测量结构中的相应一个的第一阻挡层。

可选地，所述在衬底上形成叠层结构和以平面图案分布的多个测量结构包括：采用与所述叠层结构相同的材料形成以平面图案分布的所述多个测量结构。

可选地，所述桥接结构与所述多个测量结构在垂直于所述衬底方向上的高度相同。