[发明专利]三维半导体存储器装置

说明书

一种三维半导体存储器装置包括外围电路结构、在外围电路结构上方的单元阵列结构、以及将单元阵列结构连接到外围电路结构的外围接触过孔结构，外围接触过孔结构包括在外围电路结构中的第一贯通区域中的第一外围接触过孔结构和在外围电路结构中的第二贯通区域中的第二外围接触过孔结构，第二贯通区域在外围电路结构上方与第一贯通区域间隔开，并且第二外围接触过孔结构的第二临界尺寸与第一外围接触过孔结构的第一临界尺寸之间的差根据包括在第二贯通区域和第一贯通区域中的材料层被不同地配置。

相关申请的交叉引用

2020年6月17日向韩国知识产权局提交的、名称为“三维半导体存储器装置”的韩国专利申请No.10-2020-0073728的全部内容通过引用合并于此。

技术领域

实施例涉及三维半导体存储器装置，并且更具体地，涉及具有提高的可靠性的三维半导体存储器装置。

背景技术

需要提高半导体存储器装置的集成度，以满足消费者所要求的优异性能和低价格。在二维或平面半导体存储器装置的情况下，难以减小单位存储器单元所占据的面积，因此，难以提高集成度。因此，已经提出包括三维布置的存储器单元的三维半导体存储器装置。有必要提高三维半导体存储器装置的可靠性。

发明内容

根据实施例的一方面，一种三维半导体存储器装置可以包括：外围电路结构；单元阵列结构，其位于所述外围电路结构上方；以及外围接触过孔结构，其将所述单元阵列结构连接到所述外围电路结构，所述外围接触过孔结构包括：第一外围接触过孔结构，其位于所述外围电路结构中的第一贯通区域中；以及第二外围接触过孔结构，其位于所述外围电路结构中的第二贯通区域中，所述第二贯通区域在所述外围电路结构上方与所述第一贯通区域间隔开，并且所述第二外围接触过孔结构的第二临界尺寸与所述第一外围接触过孔结构的第一临界尺寸之间的差根据包括在所述第二贯通区域和所述第一贯通区域中的材料层被不同地配置。

根据实施例的另一方面，一种三维半导体存储器装置可以包括：外围电路结构；单元阵列结构，其位于所述外围电路结构上方；以及外围接触过孔结构，其将所述单元阵列结构连接到所述外围电路结构，所述外围接触过孔结构包括：第一外围接触过孔结构，其位于所述外围电路结构的第一贯通区域中；第二外围接触过孔结构，其位于第二贯通区域中，所述第二贯通区域在所述外围电路结构上方在第一方向上与所述第一贯通区域间隔开；以及第三外围接触过孔结构，其位于第三贯通区域中，所述第三贯通区域在第二方向上与所述第一贯通区域间隔开，其中，所述第一外围接触过孔结构、所述第二外围接触过孔结构和所述第三外围接触过孔结构分别具有第一临界尺寸、第二临界尺寸和第三临界尺寸，并且所述第一临界尺寸、所述第二临界尺寸和所述第三临界尺寸之间的差根据包括在所述第一贯通区域、所述第二贯通区域和所述第三贯通区域中的材料层被不同地配置。

根据实施例的又一方面，一种三维半导体存储器装置包括：外围电路结构，其位于基板上；半导体层，其位于所述外围电路结构上方，所述半导体层包括彼此间隔开的中间绝缘层；单元阵列结构，其位于所述半导体层和所述中间绝缘层上方，所述单元阵列结构包括单元阵列区域、位于所述单元阵列区域的一侧并电连接到所述单元阵列区域的延伸区域、以及位于所述延伸区域的一侧的外围区域；以及外围接触过孔结构，其穿过所述单元阵列结构和所述中间绝缘层并且电连接到所述外围电路结构，其中，所述外围接触过孔结构包括：第一外围接触过孔结构，其位于第一贯通区域中；第二外围接触过孔结构，其位于第二贯通区域中，所述第二贯通区域位于所述外围区域中并且在第一方向上与所述第一贯通区域间隔开；以及第三外围接触过孔结构，其位于第三贯通区域中，所述第三贯通区域位于所述单元阵列区域中并且在第二方向上与所述第一贯通区域间隔开，并且其中，所述第一外围接触过孔结构、所述第二外围接触过孔结构和所述第三外围接触过孔结构分别具有第一临界尺寸、第二临界尺寸和第三临界尺寸，所述第一临界尺寸、所述第二临界尺寸和所述第三临界尺寸之间的差根据包括在所述第一贯通区域、所述第二贯通区域和所述第三贯通区域中的材料层被不同地配置。

附图说明