[发明专利]一种框架与铜片器件封装设计方法

说明书

本发明公开了一种框架与铜片器件封装设计方法，方法步骤为：（1）制作上leadfram框架：在铜片上设置若干呈矩阵排列、形状为方形的上框架单元；（2）制作下leadfram框架：在另一铜片上设置若干呈矩阵排列、形状为方形的下框架单元，下框架单元中心区域为下框架芯片贴合区，下框架芯片贴合区中部设有下框架半蚀刻区；下leadfram框架的边框上设有若干下框架定位孔；（3）将芯片贴在上leadfram框架的上框架芯片贴合区，芯片的另一侧用粘合材料贴合在下leadfram框架的下框架芯片贴合区内；（4）整体放进DFN/QFN模具进行塑封。本发明方法可以简化加工工序，提高加工效率，并降低加工成本。

技术领域

本发明属于半导体封装技术领域，具体是涉及一种框架与铜片器件封装设计方法。

背景技术

现有框架与铜片器件封装设计存在工艺复杂，工艺步骤多等问题，因而存在改进空间。因此，更先进的框架与铜片器件封装设计对于批量生产是很有必要的。

发明内容

本发明的目的在于针对上述问题，提供一种框架与铜片器件封装设计方法，可以简化加工工序，提高加工效率，并降低加工成本。

本发明的技术方案是这样实现的。

一种框架与铜片器件封装设计方法，其特征在于，方法步骤为：

（1）制作上leadfram框架：在铜片上设置若干呈矩阵排列、形状为方形的上框架单元，相邻的上框架单元之间设有上框架预留切割道，每个上框架单元四边分别设有4个梯形上框蚀刻区，上框架单元中心区域为上框架芯片贴合区；

（2）制作下leadfram框架：在另一铜片上设置若干呈矩阵排列、形状为方形的下框架单元，相邻的下框架单元之间设有下框架预留切割道，每个下框架单元四边分别设有4个梯形下框蚀刻区，下框架单元中心区域为下框架芯片贴合区，下框架芯片贴合区中部设有下框架半蚀刻区；下leadfram框架的边框上设有若干下框架定位孔；

（3）将芯片贴在上leadfram框架的上框架芯片贴合区，芯片的另一侧用粘合材料贴合在下leadfram框架的下框架芯片贴合区内，贴合过程需控制贴片偏移、旋转角、倾斜度在一定范围内。

（4）整体放进DFN/QFN模具进行塑封。

进一步地，所述上leadfram框架和下leadfram框架的框架单元尺寸、预留切割道尺寸、梯形上框蚀刻区尺寸、芯片贴合区尺寸分别相等。

进一步地，所述上leadfram框架的外部尺寸为230mm*60mm，厚度为0.1mm，所述下leadfram框架的外部尺寸为258mm*78mm，厚度为0.5mm。

进一步地，所述框架单元的尺寸为8mm*8mm，预留切割道宽度为0.3mm。

进一步地，所述芯片贴合区尺寸6mm*6mm。

进一步地，所述半蚀刻区为长方形，尺寸为5mm*3mm，蚀刻深度为300μm。

进一步地，所述粘合材料为导电银胶，导电银胶的厚度为40～50μm。

本发明的有益效果是：1、本发明方法通过改进铜片器件在芯片贴合前的设计，可以简化芯片贴合时加工工序，铜片器件的设计为批量生产，因而有利于提高加工效率，并降低加工成本；2、由于工序简化，有利于控制产品加工质量，提升产品的良品率。

附图说明

图1为本发明方法使用的上leadfram框架的产品结构示意图。

图2为本发明方法使用的下leadfram框架的产品结构示意图。

图3为现有技术封装方法前半部分工序的加工示意图。

图4为现有技术封装方法后半部分工序的加工示意图。