[发明专利]一种三维存储器及其制造方法

权利要求书

1.一种三维存储器的制造方法，其特征在于，所述方法包括：

提供第一衬底；

在所述第一衬底上依次形成牺牲层和叠层结构；

形成贯穿所述叠层结构并延伸进入所述牺牲层的沟道结构，所述沟道结构包括存储膜和沟道层；

刻蚀去除所述第一衬底和所述牺牲层以及部分所述存储膜，以暴露部分所述沟道层；

依次形成掺杂半导体层和缓冲层，所述掺杂半导体层与所述沟道层接触；所述掺杂半导体层和所述缓冲层之间的界面不平整；

对所述缓冲层进行平坦化处理；

形成贯穿所述缓冲层并延伸进入所述掺杂半导体层的源极触点。

2.如权利要求1所述的三维存储器的制造方法，其特征在于，所述源极触点与所述沟道层接触。

3.如权利要求2所述的三维存储器的制造方法，其特征在于，所述形成贯穿所述缓冲层并延伸进入所述掺杂半导体层的源极触点，包括：

对所述缓冲层和所述掺杂半导体层进行刻蚀以形成源极触点开口；

在所述源极触点开口内填充导电材料以形成源极触点。

4.如权利要求3所述的三维存储器的制造方法，其特征在于，所述源极触点开口的底面与所述沟道层所在区域重叠的部分的深度小于与所述沟道层所在区域未重叠的部分的深度。

5.如权利要求1所述的三维存储器的制造方法，其特征在于，所述依次形成掺杂半导体层和缓冲层，包括：

通过原位生长工艺形成掺杂半导体层；

在所述掺杂半导体层上沉积形成缓冲层；

所述掺杂半导体层包括平整部分和延伸进入所述缓冲层的凸出部分。

6.如权利要求5所述的三维存储器的制造方法，其特征在于，形成掺杂半导体层之前，所述方法还包括：

对暴露的部分所述沟道层进行离子注入，以形成掺杂沟道层。

7.如权利要求6所述的三维存储器的制造方法，其特征在于，在形成缓冲层之前，所述方法还包括：

对所述掺杂沟道层和所述掺杂半导体层进行激活处理，以使所述掺杂沟道层和所述掺杂半导体层的掺杂浓度相同。

8.如权利要求1所述的三维存储器的制造方法，其特征在于，在刻蚀去除所述第一衬底和所述牺牲层以及部分所述存储膜之前，所述方法还包括：

提供第二衬底，所述第二衬底上形成有外围电路和形成在所述外围电路上的第二键合层；

所述叠层结构上形成有第一键合层；

将所述第一键合层和所述第二键合层进行键合。

9.如权利要求3所述的三维存储器的制造方法，其特征在于，对所述缓冲层和所述掺杂半导体层进行刻蚀以形成源极触点开口，包括：

对所述缓冲层和所述掺杂半导体层进行刻蚀以形成源极触点开口的同时，形成触点开口；

所述触点开口贯穿所述缓冲层和所述掺杂半导体层。

10.如权利要求9所述的三维存储器的制造方法，其特征在于，在所述源极触点开口内填充导电材料以形成源极触点，包括：

在所述触点开口和所述源极触点开口内填充导电材料以形成触点和源极触点；

所述触点与外围接触件的端部接触。

11.一种三维存储器，其特征在于，包括：

依次设置的缓冲层、掺杂半导体层和叠层结构；所述掺杂半导体层和所述缓冲层之间的界面不平整；

沟道结构，所述沟道结构贯穿所述叠层结构并延伸进入所述掺杂半导体层中；所述沟道结构包括存储膜和沟道层；

贯穿所述缓冲层并延伸进入所述掺杂半导体层的源极触点；所述源极触点与所述沟道层所在区域重叠的部分的深度小于与所述沟道层所在区域未重叠的部分的深度。

12.如权利要求11所述的三维存储器，其特征在于，所述源极触点与所述沟道层接触。