[发明专利]一种台面射频PIN二极管及其制备方法

说明书

本发明公开了半导体功率器件技术领域内的一种台面射频PIN二极管及其制备方法。该种台面射频PIN二极管，包括：N型重掺杂衬底，N型重掺杂衬底包括底层和顶层，顶层上方依次设置有高阻本征层和P型重掺杂层，在P型重掺杂层上表面设置有PtSi掺杂部；其中，顶层、P型重掺杂层、高阻本征层共同构成一个三层的柱形体；钝化层，设置于底层上方，钝化层包覆柱形体，钝化层在柱形体上方开设有通孔；在P型重掺杂层上方设有正面多层金属，正面多层金属穿过通孔与P型重掺杂层接触。该种台面射频PIN二极管在P型重掺杂层上表面设置有PtSi掺杂部，从而抑制表面电荷，提高产品可靠性。

技术领域

本发明涉及半导体功率器件技术领域，特别涉及一种台面射频PIN二极管及其制备方法。

背景技术

当前频射管在通讯领域有着广泛和无可替代的作用，因为它们具有拥有极低的正向导通压降和漏电、近乎理想的反向恢复特性，常用于信号发射设备。随着通讯设备，尤其是移动通讯设备的迅速发展，对于频射管的工作可靠性提出了更高的要求。

传统平面工艺射频PIN二极管由于芯片面积大，芯片表面易沾污杂质导致经常出现击穿曲线不稳或漏电失效，影响射频PIN二极管的可靠性；另外，传统平面工艺射频PIN二极管一般仅使用厚度较厚的热氧化SiO₂作为钝化层来保护接触孔以外区域，但SiO₂钝化层对杂质的屏蔽能力较弱，且易被酸腐蚀液损坏，也会影响射频PIN二极管的可靠性。

发明内容

本申请通过提供一种台面射频PIN二极管及其制备方法，解决了现有技术中传统的平面工艺的频射二极管可靠性低的问题。

本申请实施例提供了一种台面射频PIN二极管，包括：

N型重掺杂衬底，所述N型重掺杂衬底包括底层和顶层，所述底层下方设置有背面多层金属，所述顶层的横截面面积小于所述底层的横截面面积，所述顶层设置于所述底层上方且与所述底层一体成型；

高阻本征层，设置于所述顶层上方；

P型重掺杂层，设置于所述高阻本征层的上方，在所述P型重掺杂层上表面设置有PtSi掺杂部；

其中，所述顶层、P型重掺杂层、高阻本征层共同构成一个三层的柱形体；

钝化层，设置于所述底层上方，所述钝化层包覆所述柱形体，所述钝化层在所述柱形体上方开设有通孔；

在P型重掺杂层上方设有正面多层金属，所述正面多层金属穿过所述通孔与所述P型重掺杂层接触。

上述实施例的有益效果在于：在所述P型重掺杂层上表面设置有PtSi掺杂部，PtSi掺杂部是通过磁控溅射在裸硅表面溅射一层再经过55～700℃高温合金，形成致密的Pt-Si化合物，与钝化层紧密相连，完全覆盖P型重掺杂层上表面，以达到抑制表面电荷的效果，防止表面漏电，通过增加PtSi掺杂部结构设计进一步加强芯片表面保护，极大的降低出现击穿曲线不稳或漏电失效的风险，提高产品可靠性；另外，由于Pt在200℃以下不易发生迁移，所以在产品工作环境温度较高时也能有效抑制表面电荷；同时PtSi和Ti/Pt/Au等常用正面金属材料的粘附性均较好，所以不影响后续正面金属的可靠性。

在上述实施例基础上，本申请可进一步改进，具体如下：

在本申请其中一个实施例中，所述钝化层由内向外包括二氧化硅层一、二氧化硅层二及氮化硅层，所述二氧化硅层一通过热氧化方式制得，所述二氧化硅层二通过化学淀积方式制得。