[发明专利]一种缩短芯片代码覆盖率收敛时间的验证方法及装置

说明书

本发明公开了一种缩短芯片代码覆盖率收敛时间的验证方法及装置，该方法包括通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；接收第一操作指令，基于所述第一操作指令编写待测点对应的断言，断言用以表征待测点所表示的输入状态无法达到；构建形式化环境，在形式化环境中运行断言，判断断言的运行结果；根据运行结果反向补充待测点的输入状态假设，并基于输入状态假设生成测试激励进行仿真验证。本发明实现了通过形式化验证工具构建形式化环境来进行断言证明，基于断言证明结果产生作为输入状态假设的反例，进而形成测试激励，从而减少芯片代码验证过程中与设计人员的交流时间，且缩短了芯片代码验证过程中的覆盖率收敛时间。

技术领域

本申请涉及芯片硅前功能正确性验证技术领域，具体而言，涉及一种缩短芯片代码覆盖率收敛时间的验证方法及装置。

背景技术

代码覆盖率是芯片正确性验证中检测和评估整个模拟验证工作的进展和质量的重要手段。对于即将出厂的产品，必须对芯片进行百分百覆盖率的验证，即对芯片所有功能进行验证，以此确保出厂芯片的质量。而在覆盖率较高后，传统模拟验证的方式会在面临如下困难：1.难以反推出上层模块的状态；2.推算出的上层模块状态，只局限于一种或有限数量的情况；3.需要多方人员进行共同商讨，在未覆盖点数较多的时候，影响进度。也就是说，传统模拟验证的方式在验证至覆盖率较高后，验证效率将会极大的降低，导致芯片代码覆盖率收敛时间非常长，效率低。

发明内容

为了解决上述问题，本申请实施例提供了一种缩短芯片代码覆盖率收敛时间的验证方法及装置。

第一方面，本申请实施例提供了一种缩短芯片代码覆盖率收敛时间的验证方法，所述方法包括：

通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点；

接收第一操作指令，基于所述第一操作指令编写所述待测点对应的断言，所述断言用以表征所述待测点所表示的输入状态无法达到；

构建形式化环境，在所述形式化环境中运行所述断言，判断所述断言的运行结果；

根据所述运行结果反向补充所述待测点的输入状态假设，并基于所述输入状态假设生成测试激励，通过所述测试激励对芯片代码进行仿真验证。

优选的，所述通过预设的激励回归对芯片代码进行仿真计算，确定无覆盖率的待测点，包括：

获取待验证的芯片代码，基于预设的激励回归对所述芯片代码进行仿真计算，确定所述芯片代码中实现激励回归的覆盖点；

将各所述覆盖点与所述芯片代码进行比对，筛选确定无覆盖率的待测点。

优选的，所述构建形式化环境，在所述形式化环境中运行所述断言，判断所述断言的运行结果，包括：

通过形式化验证工具构建形式化环境；

在所述形式化环境中运行所述断言，并判断所述断言的运行结果；

当所述断言的运行结果表征所述断言运行成功时，则确定所述待测点无法进行覆盖；

当所述断言的运行结果表征所述断言运行失败时，则确定所述待测点存在输入状态问题，并基于所述形式化验证工具生成第一反例。

优选的，所述根据所述运行结果反向补充所述待测点的输入状态假设，并基于所述输入状态假设生成测试激励，通过所述测试激励对芯片代码进行仿真验证，包括：

当从所述运行结果中检测到第一反例时，确定所述断言对应的输入状态不正确；

将所述第一反例作为所述待测点的输入状态假设，并基于所述输入状态假设生成测试激励；