[发明专利]回旋时间解交错电路及回旋时间解交错电路的操作方法

权利要求书

1.一种回旋时间解交错电路，包含：

一输出缓冲电路，包含H个第一输出暂存单元组，每一第一输出暂存单元组包含W个第一输出暂存单元，其中H及W为大于1的整数；

一输入缓冲电路，包含与该H个第一输出暂存单元组相对应的H个第一输入暂存单元组，其中第h个第一输入暂存单元组的第一输入暂存单元的数量为W与H的和减去h的数值，且h为小于或等于H的正整数；

一内存，包含K个第一内存区块，每一第一内存区块包含与该H个第一输出暂存单元组及该H个第一输入暂存单元组相对应的H个第一内存单元组，及每一第一内存单元组包含W个第一内存单元，其中K为正整数；

一输入控制单元，用以将H笔输入数据依序对应地写入该H个第一输入暂存单元；

一输出控制单元，用以依序将该H个第一输出暂存单元组中所储存的H笔输出数据输出；及

一控制器，用以在每W次对该H个第一输入暂存单元组各写入一笔输入数据后，将每一第一输入暂存单元组中最久未被写入的W个第一输入暂存单元所储存的数据写入具有一优先写入顺序的一第一内存区块中对应的一第一输入暂存单元组，及在对该K个第一内存区块分别写入W乘以H笔数据后，将具有一优先读出顺序的一第一内存区块中所储存的数据写入该输出缓冲电路的该H个第一输出暂存单元组；

其中：

该每一第一输出暂存单元、该每一第一输入暂存单元及该每一第一内存单元皆具有相同的一位元容量；及

该每一第一内存区块的位元容量为该内存的单笔读写频宽的整数倍。

2.如权利要求1所述的回旋时间解交错电路，其中：

该每一第一内存区块中的该H个第一内存单元组具有连续的地址。

3.如权利要求1所述的回旋时间解交错电路，其中：

具有该优先写入顺序的该第一内存区块为该K个第一内存区块中最久未被写入的一第一内存区块。

4.如权利要求1所述的回旋时间解交错电路，其中：

具有该优先读出顺序的该第一内存区块为该K个第一内存区块中最久未被写入的一第一内存区块。

5.如权利要求1所述的回旋时间解交错电路，其中该内存是双倍数据率同步动态随机存取内存。

6.如权利要求1所述的回旋时间解交错电路，其中：

该输出缓冲电路还包含H个第二输出暂存单元组，每一组第二输出暂存单元包含W个第二输出暂存单元；

该输入缓冲电路还包含与该H个第二输出暂存单元组相对应的H个第二输入暂存单元组，其中第h个第二输入暂存单元组的第二输入暂存单元的数量为W与H的和减去h的数值；

该内存还包含K-1个第二内存区块，每一第二内存区块包含与该H个第二输出暂存单元组及该H个第二输入暂存单元组相对应的H个第二内存单元组，及每一第二内存单元组包含W个第二内存单元，其中K为大于1的整数。

7.如权利要求6所述的回旋时间解交错电路，其中：

该输入控制单元，用以在对该H个第一输入暂存单元组写入该H笔输入数据之后，将另外H笔输入数据依序对应地写入该H个第二输入暂存单元组；

该输出控制单元，还用以在输出该H个第一输出暂存单元组中所储存的该H笔输出数据之后，依序将该H个第二输出暂存单元组中所储存的H笔输出数据输出。

8.如权利要求7所述的回旋时间解交错电路，其中：

该控制器，还用以在每W次对该H个第二输入暂存单元组各写入一笔输入数据后，将每一第二输入暂存单元组中最久未被写入的W个第二输入暂存单元所储存的数据写入该K-1个第二内存区块中最久未被写入的一第二内存区块中对应的一第二内存单元组，及在对该K-1个第二内存区块分别写入W乘以H笔数据后，将该K-1个第二内存区块中最久未被写入的一第二内存区块中所储存的数据写入该输出缓冲电路的该H个第二输出暂存单元组。