[发明专利]回旋时间解交错电路及回旋时间解交错电路的操作方法

说明书

提供了回旋时间解交错电路及回旋时间解交错电路的操作方法，该回旋时间解交错电路包含输入缓冲电路、输出缓冲电路、内存、输入控制单元、输出控制单元及控制器。内存包含多个内存区块。输入控制单元将复数笔输入数据依序对应地写入输入缓冲电路中的复数组输入暂存单元。控制器在对输入缓冲电路写入预定数量的数据后，将输入缓冲电路中的部分数据写入对应的内存区块，并在对内存的多个内存区块都写入数据后，将对应的内存区块中所储存的数据写入输出缓冲电路。输出控制单元依序将输出缓冲电路中的复数组输出暂存单元中所储存的复数笔输出数据输出。

技术领域

本公开是有关于一种回旋时间解交错电路，特别是一种能够有效使用内存频宽的回旋时间解交错电路。

背景技术

在高级电视系统委员会(Advanced Television Systems Committee，ATSC)所制定的3.0版规范中，用以收发讯号的实体层会利用时间交错(time interleave)的机制增加讯号传输对于丛发错误(burst error)的抗性。图1是回旋时间交错器(convolution timeinterleaver，CTI)T1及回旋时间解交错器(convolution time de-interleaver，CTDI)T2的示意图。

回旋时间交错器T1可包含切换电路SW1及SW2及(N-1)组移位暂存器SRA1至SRA(N-1)，其中N为大于1的整数。每一组移位暂存器SRA1至SRA(N-1)可包含数量相异的移位暂存器以提供不同时间长度的延迟。切换电路SW1具有N个输出端OA1至OAN，切换电路SW1的输出端OA2至OAN分别耦接至(N-1)组移位暂存器SRA1至SRA(N-1)中对应的一组移位暂存器。切换电路SW2具有N个输入端IA1至IAN，切换电路SW2的输入端IA2至IAN分别耦接至(N-1)组移位暂存器SRA1至SRA(N-1)中对应的一组移位暂存器，而切换电路SW2的输入端IA1则会耦接至切换电路SW1的输出端OA1。

回旋时间交错器T1在传输连续数据时，切换电路SW1会依序经由输出端OA1至OAN将数据传出，而切换电路SW2则会依序经由输入端IA1至IAN接收数据并将接收到的数据输出至外部的传输通道CH1。由于(N-1)组移位暂存器SRA1至SRA(N-1)可以提供不同时间长度的延迟，因此连续数据的传输顺序会被打散而与其他的数据交错传输。如此一来，在传输通道中发生丛发错误时，也不至于使整段连续数据都发生错误，而仍可透过自动纠错的机制得出正确的数据。

回旋时间解交错器T2可包含切换电路SW3及SW4及(N-1)组移位暂存器SRB1至SRB(N-1)。每一组移位暂存器SRB1至SRB(N-1)可包含数量相异的移位暂存器以提供不同时间长度的延迟。切换电路SW3具有N个输出端OB1至OBN，切换电路SW3的输出端OB1至OB(N-1)分别耦接至(N-1)组移位暂存器SRB1至SRB(N-1)中对应的一组移位暂存器。切换电路SW4具有N个输入端IB1至IBN，切换电路SW4的输入端IB1至IB(N-1)分别耦接至(N-1)组移位暂存器SRB1至SRB(N-1)中对应的一组移位暂存器，而切换电路SW4的输入端IBN则会耦接至切换电路SW3的输出端OBN。

回旋时间解交错器T2在接收到通道CH1所传来的数据时，切换电路SW3会依序经由输出端OB1至OBN将数据传至(N-1)组移位暂存器SRB1至SRB(N-1)及切换电路SW4的输入端IBN，而切换电路SW4则会依序经由输入端IB1至IBN接收数据并输出。由于(N-1)组移位暂存器SRB1至SRB(N-1)可以提供不同时间长度的延迟，因此回旋时间解交错器T2可将原先被回旋时间交错器T1改变传输顺序的数据回复到原来的连续次序。

然而，回旋时间交错器T1及回旋时间解交错器T2中的移位暂存器SRA1至SRA(N-1)及移位暂存器SRB1至SRB(N-1)需占用大量的电路面积及较高的硬体成本。此外，在回旋时间解交错器T2中，若欲利用硬体使用效率较佳且成本较低的内存来取代移位暂存器，则又会因为写入内存地址不连续而导致内存的频宽被浪费，甚至延长每笔数据输出所需的时间，造成系统效率低落的问题。