[发明专利]半导体存储装置及其制作工艺

说明书

本揭露公开了一种半导体存储装置及其制作工艺，包括衬底、有源结构、浅沟渠隔离、以及多条字线。有源结构设置在衬底中，并且还包括第一有源区以及第二有源区。第一有源区包括多个有源区单元彼此平行并且沿着第一方向延伸，第二有源区设置在第一有源区外侧，环绕所有的有源区单元。浅沟渠隔离设置在衬底中，围绕有源结构。字线设置在衬底内，并与有源区单元交错。字线包括以第一间距排列的第一字线以及以第二间距排列的第二字线，其中，第二间距大于第一间距。藉此，可改善设置于外侧的位线触点的制程空间，同时可避免字线与位线直接导通。

技术领域

本揭露涉及一种半导体存储装置及其制作工艺，尤其是涉及一种包括有源结构以及浅沟渠隔离的半导体存储装置及其制作工艺。

背景技术

随着半导体装置微小化以及集成电路的复杂化，组件的尺寸不断地减小，结构亦不断地变化，因此，维持小尺寸半导体组件的效能为目前业界的主要目标。在半导体制作工艺中，多半是在衬底上定义出多个有源区域作为基础，再于所述有源区域上形成所需组件。一般来说，有源区域为利用光刻及蚀刻等制作工艺在衬底上所形成多个图案，但在尺寸微缩的要求下，有源区域的宽度逐渐缩减，而各个有源区域之间的间距也渐缩小，使得其制作工艺也面临许多限制与挑战，以至于无法满足产品需求。

发明内容

本揭露之一目的在于提供一种半导体存储装置，其设置于外侧的字线与相邻字线之间具有相对较大的间距，而设置于内侧的字线与相邻字线之间具有相对较小的间距，藉此，可改善设置于外侧的位线接触插塞的制程空间，同时可避免字线与位线直接导通。在此设置下，本揭露之半导体存储装置可达到较为优化的元件效能。

为达上述目的，本揭露之一实施例提供一种半导体存储装置，包括衬底、有源结构、浅沟渠隔离、以及多条字线。所述有源结构设置在所述衬底中，所述有源结构还包括第一有源区以及第二有源区。所述第一有源区包括多个有源区单元彼此平行并且沿着第一方向延伸，且所述第二有源区设置在所述第一有源区外侧，环绕所有的所述有源区单元。所述浅沟渠隔离设置在所述衬底中，围绕所述有源结构。所述字线设置在所述衬底内，所述字线延伸于第二方向并与所述有源区单元交错，其中，所述第二方向相交且不垂直于所述第一方向。所述字线包括多条第一字线以及多条第二字线，所述第一字线以第一间距沿着垂直于所述第二方向的第三方向依序排列，所述第二字线以第二间距沿着所述第三方向排列，其中，第二间距大于第一间距。

为达上述目的，本揭露之一实施例提供一种半导体存储装置，包括衬底、有源结构、浅沟渠隔离、以及多条字线。所述有源结构设置在所述衬底中，所述有源结构还包括第一有源区以及第二有源区。所述第一有源区包括多个有源区单元彼此平行并且沿着第一方向延伸，并且所述第二有源区设置在所述第一有源区外侧，环绕所有的所述有源区单元。所述浅沟渠隔离设置在所述衬底中，围绕所述有源结构。所述字线设置在所述衬底内，所述字线延伸于第二方向并与所述有源区单元交错，其中，所述第二方向相交且不垂直于所述第一方向。所述字线包括多条第一字线以及至少一第二字线，部分的所述有源区单元的一端直接接触所述第二字线，另一端直接接触第二有源区。

为达上述目的，本揭露之一实施例提供一种半导体存储装置的制作工艺，包括以下步骤。首先提供衬底，在所述衬底中形成有源结构，所述有源结构还包括第一有源区以及第二有源区。所述第一有源区包括多个有源区单元彼此平行并且沿着第一方向延伸，并且所述第二有源区设置在所述第一有源区外侧，环绕所有的所述有源区单元。接着，在所述衬底中形成浅沟渠隔离，围绕所述有源结构。然后，在所述衬底内形成多条字线，所述字线延伸于第二方向并与所述有源区单元交错，所述第二方向相交且不垂直于所述第一方向。所述字线包括多条第一字线以及多条第二字线，所述第一字线以第一间距沿着垂直于所述第二方向的第三方向依序排列，所述第二字线以第二间距沿着所述第三方向排列，其中，第二间距大于第一间距。

附图说明

图1至图7绘示本揭露优选实施例中半导体存储装置的制作工艺的示意图；其中

图1为本揭露的半导体存储装置于形成有源结构以及字线后的俯视示意图；