[发明专利]时钟升压电路、片上高压生成电路和电子装置

权利要求书

1.一种时钟升压电路，其特征在于，包括：

输入端子，接收第一时钟信号；

输出端子；

电容器，所述电容的第一端接收第二时钟信号，所述第二时钟信号和所述第一时钟信号具有相同的下降沿，所述第二时钟信号的上升沿比所述第一时钟信号的上升沿延迟；

第一开关，连接在所述输出端子和地之间；

第二开关，连接在所述电容器的第二端和所述输出端子之间；

充电支路，连接在电源端子和所述输出端子之间；

其中，在所述第一时钟信号和所述第二时钟信号均为低电平时，所述第一开关导通，所述第二开关和所述充电支路断开；在所述第一时钟信号为高电平，所述第二时钟信号为低电平时，所述第一开关断开，所述第二开关和所述充电支路导通；在所述第一时钟信号和所述第二时钟信号均为高电平时，所述第一开关和所述充电支路断开，所述第二开关导通。

2.根据权利要求1所述的时钟升压电路，其特征在于，包括：

上升沿延迟电路，所述上升沿延迟电路的输入端接收所述第一时钟信号，所述上升沿延迟电路的输出端提供所述第二时钟信号。

3.根据权利要求1所述的时钟升压电路，其特征在于，所述第一开关为第一NMOS晶体管，所述第二开关为第一PMOS晶体管，所述时钟升压电路还包括连接在所述输入端和所述第一开关的栅极之间的反相器。

4.根据权利要求1所述的时钟升压电路，其特征在于，所述第一时钟信号和所述第二时钟信号的高电平均为电源电压。

5.如权利要求1所述的时钟升压电路，其特征在于，所述充电支路包括第二NMOS晶体管，所述第二NMOS晶体管的漏极连接所述电源端子，栅极接收所述第一时钟信号，源极连接所述输出端子。

6.如权利要求1所述的时钟升压电路，其特征在于，所述充电支路包括：串联在所述电源端子和输出端子之间的第三开关和第四开关，

其中，所述第三开关和所述第四开关在所述第一时钟信号为高电平并且所述第二时钟信号为低电平时导通，所述第四开关在所述第二时钟信号的高电平期间断开。

7.如权利要求6所述的时钟升压电路，其特征在于，所述第三开关为第二PMOS晶体管，所述第四开关为第三PMOS晶体管，并且所述第二PMOS晶体管的栅极连接第三时钟信号，所述第三时钟信号在所述第一时钟信号和所述第二时钟信号电平相同期间为高电平，在所述第一时钟信号和所述第二时钟信号电平不同期间为低电平。

8.如权利要求7所述的时钟升压电路，其特征在于，还包括：

第五开关，连接在所述第三PMOS晶体管的栅极和地之间；

第六开关，连接在所述第三PMOS晶体管的栅极和输出端子之间；

其中，所述第五开关在所述第二时钟信号的高电平期间断开，在所述第二时钟信号的低电平期间导通，所述第六开关在所述第二时钟信号的高电平期间导通，控制所述第四开关在所述第二时钟信号的高电平期间断开。

9.如权利要求8所述的时钟升压电路，其特征在于，所述第五开关为第二NMOS晶体管，所述第六开关是第四PMOS晶体管，

其中，所述第二NMOS晶体管的栅极连接反相的第二时钟信号，所述四PMOS晶体管的栅极连接电源端子。

10.一种片上高压生成电路，其特征在于，包括：

如权利要求1-9中任一项所述的时钟升压电路；以及

电荷泵电路。

11.一种电子装置，其特征在于，包括如权利要求10所述的片上高压生成电路。

12.如权利要求11所述的电子装置，其特征在于，所述电子装置为存储器或显示装置。