[发明专利]时钟升压电路、片上高压生成电路和电子装置

说明书

公开了一种时钟升压电路，片上高压生成电路和电子装置。时钟升压电路包括输出端子，输出端子，电容器，连接在输出端子和地之间的第一开关，连接在电容器的第二端和输出端子之间的第二开关，连接在电源端子和输出端子之间的第三开关。输出端子接收时钟信号，电容的第一端接收上升沿延迟的时钟信号。经由时钟信号、上升沿延迟的时钟信号及其组合来控制优选可由MOS管实现的开关，并结合电容器的boost效应，可以将电荷泵使用的时钟信号的输出摆幅有效提高，例如提高到从0到2×V_DD的范围。由此，能够实现效率更高的片上高压生成电路和电子装置。

技术领域

本公开涉及集成电路领域，尤其涉及一种时钟升压电路、片上高压生成电路和电子装置。

背景技术

现在常见的集成电路芯片电源电压有3V/1.8V/1.2V等。但是对于某些特殊芯片而言，例如闪存(Flash)芯片，其内部操作需要用到高于电源电压的电位，此时就需要在芯片内部设置电压转换电路来自行产生高电位。再例如显示面板，驱动其像素阵列也需要高于电源电压的电位。

由于电感在芯片上不容易实现和集成，因此通常利用MOS电容、MOS开关等可以方便集成到芯片上的元器件来实现DC-DC转换电路，例如电荷泵。图1示出了在集成电路芯片中使用的电荷泵的例子。在图示的四级迪克森(Dickson)电荷泵中，MOS管(MD1-MD5)串联在输入端和输出端之间，并进行二极管连接，电容C1-C4则分别连接时钟(φ₁)和反相时钟(φ₂)。Cf用作限流器。

在实际工作中，输入端连接电源电压V_DD，奇数级电容和偶数级电容在不同的半个时钟周期执行泵送操作，实现在输出端输出高电平V_HH。

随着半导体工艺节点的不断提高，使得集成电路芯片工作的电源电压逐渐降低，而芯片内部例如用来进行闪存编写和擦除的高电压基本不变。这使得电荷泵电路在低电源电压下工作效率较低。

为此，需要一种能够改进芯片内部电荷泵工作效率的方案。

发明内容

本公开要解决的一个技术问题是提供一种时钟升压电路，能够通过电容器结合充电支路提供摆幅范围增加，尤其是摆幅为0到2×V_DD的时钟信号。由此，能够实现效率更高的片上高压生成电路。

根据本公开的第一个方面，提供了一种时钟升压电路，包括：输入端子，接收第一时钟信号；输出端子；电容器，所述电容的第一端接收第二时钟信号，所述第二时钟信号和所述第一时钟信号具有相同的下降沿，所述第二时钟信号的上升沿比所述第一时钟信号的上升沿延迟；第一开关，连接在所述输出端子和地之间；第二开关，连接在所述电容器的第二端和所述输出端子之间；充电支路，连接在电源端子和所述输出端子之间；其中，在所述第一时钟信号和所述第二时钟信号均为低电平时，所述第一开关导通，所述第二开关和所述充电支路断开；在所述第一时钟信号为高电平，所述第二时钟信号为低电平时，所述第一开关断开，所述第二开关和所述充电支路导通；在所述第一时钟信号和所述第二时钟信号均为高电平时，所述第一开关和所述充电支路断开，所述第二开关导通。

根据本公开的第二个方面，提供了一种片上高压生成电路，包括：如第一方面所述的时钟升压电路，所述时钟升压电路输出高值升压的时钟信号；以及电荷泵电路，获取所述高值升压的时钟信号作为电荷泵电路的时钟信号。

根据本公开的第三个方面，提供了一种电子装置，包括如第二方面所述的片上高压生成电路。可选地，所述电子装置为存储器或显示装置。

由此，时钟升压电路通过经由时钟信号、上升沿延迟的时钟信号，已经仅在延迟时段发生变化的信号来控制优选可由MOS管实现的多个开关对电容器的充电，提供摆幅更高的时钟，由此，能够实现效率更高的片上高值升压电路，并改进电子装置的性能。

附图说明