[发明专利]一种用于FinFET防穿通的固相源掺杂方法

权利要求书

1.一种用于FinFET防穿通的固相源掺杂方法，其特征在于，至少包括：

步骤一、提供基底，在所述基底上刻蚀形成多个Fin结构，所述Fin结构上形成有缓冲层；所述缓冲层上形成有硬掩膜层；所述Fin结构、缓冲层以及硬掩膜层构成叠层，其中用作NMOS的所述叠层为第一结构；用作PMOS的所述叠层为第二结构；

步骤二、在所述基底上沉积层间介质层，所述层间介质层同时覆盖所述多个Fin结构的下端侧壁部分；之后形成侧墙层，所述侧墙层覆盖在未被所述层间介质层覆盖的所述Fin结构的上端侧壁部分、所述缓冲层和所述硬掩膜层的侧壁以及所述硬掩膜层的顶部；

步骤三、刻蚀去除所述基底上的所述侧墙层；所述层间介质层上表面与所述Fin结构顶部的距离为H1；所述层间介质层上表面与所述Fin结构根部的距离为H2；

步骤四、对所述层间介质层进行回刻并重新沉积至其上表面与所述侧墙层底部的距离为H4，剩余的所述层间介质层的厚度为H3；

步骤五、沉积覆盖所述基底上表面与所述Fin结构的BSG层；其中所述距离为H4处的所述Fin结构的侧壁与所述BSG层直接接触；所述距离为H1处的所述Fin结构的侧壁与所述侧墙层直接接触；

步骤六、刻蚀去除所述基底上表面的所述BSG层；

步骤七、沉积帽层，所述帽层覆盖所述基底上表面以及所述Fin结构外表面的所述BSG层和所述侧墙层；

步骤八、去除所述第二结构上的所述BSG层和所述帽层；

步骤九、沉积覆盖所述基底上表面以及所述第一、第二结构的PSG层，并刻蚀去除所述基底上表面和所述第一、第二结构顶部的所述PSG层；

步骤十、去除剩余的所述厚度为H3的层间介质层；

步骤十一、进行热退火工艺，使得所述Fin结构侧壁的所述BSG层、PSG层分别向与各自直接接触的所述Fin结构内部进行侧向扩散。

2.根据权利要求1所述的用于FinFET防穿通的固相源掺杂方法，其特征在于：步骤一中的所述缓冲层为二氧化硅。

3.根据权利要求1所述的用于FinFET防穿通的固相源掺杂方法，其特征在于：步骤一中的硬掩膜层为氮化硅。

4.根据权利要求1所述的用于FinFET防穿通的固相源掺杂方法，其特征在于：步骤三中的所述距离H2为所述距离H1的两倍。

5.根据权利要求1所述的用于FinFET防穿通的固相源掺杂方法，其特征在于：步骤四中的所述距离H4为所述距离H2的一半。

6.根据权利要求1所述的用于FinFET防穿通的固相源掺杂方法，其特征在于：步骤五中的所述BSG层为硼酸硅玻璃。

7.根据权利要求1所述的用于FinFET防穿通的固相源掺杂方法，其特征在于：步骤八中去除所述第二结构上的所述BSG层和所述帽层的过程中，将所述第一结构用刻蚀阻挡层进行覆盖。

8.根据权利要求1所述的用于FinFET防穿通的固相源掺杂方法，其特征在于：步骤九中的所述PSG层为磷酸硅玻璃。

9.根据权利要求1所述的用于FinFET防穿通的固相源掺杂方法，其特征在于：该方法还包括步骤十二、去除所述Fin结构侧壁所述BSG层、PSG层以及帽层。