[发明专利]一种用于FinFET防穿通的固相源掺杂方法

说明书

本发明提供一种用于FinFET防穿通的固相源掺杂方法，形成多个包含Fin结构的第一、第二结构；沉积覆盖Fin结构下端的层间介质层；侧墙层覆盖在未被层间介质层覆盖的Fin结构上端侧壁；对层间介质层进行回刻，沉积BSG层；帽层覆盖基底及Fin结构的BSG层和侧墙层；去除第二结构的BSG层和帽层；沉积覆盖第一、第二结构的PSG层，去除第一、第二结构顶部的PSG层；退火使Fin结构侧壁的BSG层、PSG层分别向与各自直接接触的Fin结构内部进行侧向扩散。本发明提出一种对ATP区域进行特殊的掺杂方法，其他诸如Fin结构底部或顶部的区域不含重掺杂；较低掺杂量的Fin结构顶部有利于获得较高沟道迁移率；较低掺杂量的Fin结构的底部有利于抑制自然热效应，并且有利于基底散热。

技术领域

本发明涉及半导体技术领域，特别是涉及一种用于FinFET防穿通的固相源掺杂方法。

背景技术

随着MOS规模的不断扩大，FinFET(鳍式晶体管)器件成为了CMOS的进一步技术拓展，FinFET器件结构的主要优点是其优越的静电完整性，它在很大程度上依赖于沟道形貌，其中FIN(鳍式部分)被金属栅极(MG)包裹在FIN顶部的深度H以下，FIN下部有更大的穿透风险，特别是当源漏沟道越深、掺杂浓度越高时。

目前APT(抗穿通)掺杂注入后，存在损伤问题，FIN的顶部掺杂浓度极低，载流子的迁移率较高，对FIN器件性能较好；FIN结构的底部掺杂较高，且掺杂体向上扩散到沟道的能力较差，不利于载流子迁移率的提高。

如图1a和图1b所示，图1a显示为现有技术中FIN结构体区中具有抗穿通(APT)掺杂分布示意图；图1b显示为FIN底部APT掺杂分布示意图，由此可见，FIN高度(HFIN)和宽度(WFIN)，APT掺杂峰位和尾部的参数是研究的关键。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于FinFET防穿通的固相源掺杂方法，用于解决现有技术中在FinFET结构的制程中，不能同时满足FIN底部的沟道中高迁移率和FIN底部抗穿透风险的问题。

为实现上述目的及其他相关目的，本发明提供一种用于FinFET防穿通的固相源掺杂方法，至少包括：

步骤一、提供基底，在所述基底上刻蚀形成多个Fin结构，所述Fin结构上形成有缓冲层；所述缓冲层上形成有硬掩膜层；所述Fin结构、缓冲层以及硬掩膜层构成叠层，其中用作NMOS的所述叠层为第一结构；用作PMOS的所述叠层为第二结构；

步骤二、在所述基底上沉积层间介质层，所述层间介质层同时覆盖所述多个Fin结构的下端侧壁部分；之后形成侧墙层，所述侧墙层覆盖在未被所述层间介质层覆盖的所述Fin结构的上端侧壁部分、所述缓冲层和所述硬掩膜层的侧壁以及所述硬掩膜层的顶部；

步骤三、刻蚀去除所述基底上的所述侧墙层；所述层间介质层上表面与所述Fin结构顶部的距离为H1；所述层间介质层上表面与所述Fin结构根部的距离为H2；

步骤四、对所述层间介质层进行回刻并重新沉积至其上表面与所述侧墙层底部的距离为H4，剩余的所述层间介质层的厚度为H3；

步骤五、沉积覆盖所述基底上表面与所述Fin结构的BSG层；其中所述距离为H4处的所述Fin结构的侧壁与所述BSG层直接接触；所述距离为H1处的所述Fin结构的侧壁与所述侧墙层直接接触；

步骤六、刻蚀去除所述基底上表面的所述BSG层；

步骤七、沉积帽层，所述帽层覆盖所述基底上表面以及所述Fin结构外表面的所述BSG层和所述侧墙层；

步骤八、去除所述第二结构上的所述BSG层和所述帽层；

步骤九、沉积覆盖所述基底上表面以及所述第一、第二结构的PSG层，并刻蚀去除所述基底上表面和所述第一、第二结构顶部的所述PSG层；