[发明专利]成套硅基抗辐射高压CMOS器件集成结构及其制造方法

权利要求书

1.一种成套硅基抗辐射高压CMOS器件集成结构的制造方法，其特征在于，包括以下步骤：

步骤S1、在P型硅基的衬底(100)上形成四种LDMOS结构和两个无源器件结构，四种LDMOS结构包括N型高压阱区的非对称nLDMOS结构(1)、对称nLDMOS结构(2)，以及P型高压阱区的非对称pLDMOS结构(3)、对称pLDMOS结构(4)，两个无源器件结构包括多晶高值电阻结构(5)和MOS电容结构(6)，并通过光刻注入、高温推进方式分别在非对称pLDMOS结构(3)和对称pLDMOS结构(4)的衬底(100)中形成N型埋层(101)；

步骤S2、通过外延的方式在衬底(100)上生长P型的外延层(102)；

步骤S3、通过光刻注入、高温推进的方式在每一LDMOS结构的外延层(102)中分别形成Nwell区(103)和Pwell区(104)，在多晶高值电阻结构(5)的外延层(102)中形成Pwell区(104)，在MOS电容结构(6)的外延层(102)中形成Nwell区(103)；

步骤S4、通过光刻刻蚀氮化硅硬掩膜的方式在外延层(102)上氧化生长多个LOCOS场氧化隔离区(105)；

步骤S5、在相邻的两个LOCOS场氧化隔离区(105)之间生长抗辐射厚栅氧化层(106)；生长抗辐射厚栅氧化层(106)的方法为：

先对硅表面进行预处理，预处理包含HF稀释液体清洗，以保证晶圆硅表面清洁，采用HCL吹扫炉管清洁杂质离子保证炉体清洁；

然后采用清洁的炉管生长抗辐射厚栅氧化层(106)，生产抗辐射厚栅氧化层(106)采用H₂-O₂合成的方式，生长温度在800～900度之间，抗辐射厚栅氧化层106的厚度为600埃米～1400埃米，且在生长过程中进行10～30分钟的纯氮气退火，退火温度在800～900度之间；

步骤S6、低温淀积多晶栅层，通过光刻注入选择性掺杂形成多晶高阻；并对多晶栅层通过图形刻蚀，在每一个LDMOS结构分别形成一个多晶硅栅电极(107)，在多晶高值电阻结构(5)形成高阻区域(117)，以及在MOS电容结构(6)形成电容的上电极板(127)；

步骤S7、通过淀积氧化层和刻蚀氧化层在高阻区域(117)、电极板(127)及每一多晶硅栅电极(107)的两侧分别形成Spacer侧墙(108)；

步骤S8、通过源漏光刻注入的方式，在每两个相邻的LOCOS场氧化隔离区(105)之间的未履盖多晶硅栅电极(107)的区域形成n+源漏区(109)或p+源漏区(110)，并退火激活杂质；

步骤S9、进行高压CMOS制作工艺的后段工艺流程。

2.根据权利要求1所述的成套硅基抗辐射高压CMOS器件集成结构的制造方法，其特征在于，在所述步骤S2中，形成N型埋层(101)的方法为：

在硅衬底(100)上生长一层薄垫氧化层，厚度为100埃米～300埃米，然后通过光刻曝光，离子注入锑元素或者砷元素，剂量为1E12～8E12cm^-2，高温推进形成选择性N型埋层(101)。

3.根据权利要求1所述的成套硅基抗辐射高压CMOS器件集成结构的制造方法，其特征在于，在所述步骤S3中，在非对称nLDMOS结构(1)形成有一个Pwell区(104)，并在非对称nLDMOS结构(1)的Pwell区(104)临近对称nLDMOS结构(2)的一侧形成有一个Nwell区(103)；在对称nLDMOS结构(2)形成有三个Pwell区(104)，并在对称nLDMOS结构(2)中每两个相邻的Pwell区(104)之间形成一个Nwell区(103)；在非对称pLDMOS结构(3)形成有两个Nwell区(103)，并在非对称pLDMOS结构(3)的两个Nwell区(103)之间形成一个Pwell区(104)；在对称pLDMOS结构(4)形成有三个Nwell区(103)，并在对称pLDMOS结构(4)中每两个相邻的Nwell区(103)之间形成一个Pwell区(104)。