[发明专利]成套硅基抗辐射高压CMOS器件集成结构及其制造方法

说明书

本发明公开一种成套硅基抗辐射高压CMOS器件集成结构及制造方法，器件集成结构包含：对称/非对称nLDMOS、对称/非对称pLDMOS、多晶高阻、MOS电容等器件。制造方法是在P型衬底上先形成N型埋层，生长外延层，在外延层上注入推阱形成N型和P型高压阱，其中N型高压阱形成nLDMOS漂移区和pLDMOS沟道，P型高压阱形成pLDMOS漂移区和nLDMOS沟道，生长抗辐射加固厚栅氧化层，匹配全流程工艺热预算，形成一种硅基抗辐射高压CMOS工艺平台。本发明制造的nLDMOS具有优异的抗总剂量辐射性能，辐射后器件具有极低器件漏电和较小阈值电压漂移量，解决了高栅压CMOS类产品辐射加固的工艺制造难题。

技术领域

本发明涉及微电子集成电路制造工艺领域，特别涉及一种成套硅基抗辐射高压CMOS器件集成结构及其制造方法。

背景技术

总剂量辐照效应是指集成电路元器件长期暴露于空间辐照、核辐照环境下引起电子元器件性能发生退化甚至失效的现象。当航天器或武器装备型号中所使用的电子元器件长期工作在电离总剂量辐射环境中时，会遭遇高能粒子及光子的轰击，其工作性能和使用寿命不可避免的会受到影响和危害，严重时可能引起航天系统或武器系统故障失效，造成重大的事故。

CMOS集成电路在空间辐射环境下器件表面的SiO2层中会产生电子空穴对，电子很快被复合或漂移出氧化层，空穴则在Si/SiO2界面附近被深能级陷阱俘获，在SiO2层中形成稳定的辐射感生陷阱正电荷，此外，总剂量辐射同时还会在Si/SiO2界面引入界面陷阱电荷，最终效果是会引发阈值电压Vth的漂移、漏电流增大等电学特性的变化，导致器件参数发生退化，最终导致CMOS集成电路失效。其中总剂量辐射效应造成NMOS器件阈值电压Vth向负的方向漂移，直至变成耗尽型，且相同总剂量级别下阈值电压Vth漂移量随着NMOS器件的栅氧化层厚度增大呈幂指数关系变化。此外，总剂量辐照效应除了使NMOS器件阈值电压Vth漂移外，还会使NMOS器件的漏电流随着辐照剂量累积增加而不断增大，轻则使电子元器件的功耗大幅增加，重则导致电子元器件出现功能性失效。

总剂量辐射效应造成NMOS器件阈值电压Vth漂移量主要与栅氧厚度相关，总剂量辐射效应造成NMOS器件漏电流增大主要是NMOS器件内和NMOS器件间的场氧化层泄露电流增加。

对于低压CMOS集成电路而言，NMOS器件栅工作电压低，栅氧化层厚度通常小于200埃米，NMOS器件阈值电压Vth漂移量较小，通过电路设计留足余量，NMOS器件漏电流采用环形封闭栅的版图结构，屏蔽NMOS器件由于总剂量辐照引起的场氧化层边缘漏电通道，通过以上的方法能解决低压CMOS集成电路总剂量辐照加固问题。然而对于高栅压CMOS集成电路而言，栅极工作的电压直接决定于栅氧化层厚度，相同总剂量辐照级别下阈值电压Vth漂移量随着NMOS器件的栅氧化层厚度增大呈幂指数增大，通过电路设计留足余量的方法已经不能保证高栅压CMOS集成电路抗总剂量辐射性能。因此高栅压CMOS集成电路抗总剂量辐射失效一直是困扰航空、航天、武器装备用电子元器件研究的重点课题。

发明内容

本发明要解决的技术问题是提供了一种成套硅基抗辐射高压CMOS器件集成结构及其制造方法。

本发明的技术方案如下：

一种成套硅基抗辐射高压CMOS器件集成结构的制造方法，包括以下步骤：

步骤S1、在P型硅基的衬底上划分四种LDMOS结构和两个无源器件结构，四种LDMOS结构包括N型高压阱区的非对称nLDMOS结构、对称nLDMOS结构，以及P型高压阱区的非对称pLDMOS结构、对称pLDMOS结构，两个无源器件结构包括多晶高值电阻结构和MOS电容结构，并通过光刻注入、高温推进方式分别在非对称pLDMOS结构和对称pLDMOS结构的衬底中形成N型埋层；

步骤S2、通过外延的方式在衬底上生长P型的外延层；