[发明专利]一种减小FinFET器件寄生电容的空气侧墙制作方法

说明书

本发明提供一种减小FinFET器件寄生电容的空气侧墙制作方法，多晶硅伪栅结构、依附于多晶硅伪栅结构侧壁的内侧墙、依附于内侧墙SiN侧墙；栅极结构侧壁形成有外侧墙；覆盖栅极结构的层间介质层；对层间介质层研磨，使多晶硅伪栅结构顶部暴露；去除SiN侧墙形成形成空气侧墙；去除多晶硅伪栅结构形成凹槽；在凹槽底部和侧壁形成界面层；在凹槽内形成功函数层；在凹槽中填充金属形成金属栅；回刻形成氮化硅栓塞。本发明在FinFET的制作过程中，在MOS结构的栅极侧墙位置形成空气侧墙以降低寄生电容。由于空气的介电常数为1，比介电常数约为5的低K介质层和介电常数约为7.4的SiN小很多，有利于降低栅与接触孔之间的电容以及栅与源漏外延之间的寄生电容。

技术领域

本发明涉及半导体技术领域，特别是涉及一种减小FinFET器件寄生电容的空气侧墙制作方法。

背景技术

在FinFET的外延制作流程中，通常用SiN间隔层作为栅极的低K侧墙，以获得高质量的外延，例如高的晶体完整性、较低的缺陷数等，SiN间隔层的介电常数值K为7.4，这会导致较高的栅与接触孔之间的电容以及栅与源漏外延之间的电容，因此会产生较高的寄生电容。

因此，需要提出一种新的方法来解决上述问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种减小FinFET器件寄生电容的空气侧墙制作方法，用于解决现有技术中FinFET的栅极中寄生电容高的问题。

为实现上述目的及其他相关目的，本发明提供一种减小FinFET器件寄生电容的空气侧墙制作方法，至少包括：

步骤一、提供MOS结构，所述MOS结构至少包括：基底；位于所述基底上的源区外延区和漏区外延区；位于所述源区外延区和漏区外延区之间的栅极结构；所述栅极结构至少包括：栅氧层和位于所述栅氧层上的多晶硅伪栅结构、依附于所述多晶硅伪栅结构侧壁的内侧墙、依附于所述内侧墙并覆盖所述多晶硅伪栅结构顶部的SiN侧墙；

所述栅极结构的所述SiN侧墙的侧壁形成有外侧墙；所述基底上形成有覆盖所述栅极结构的层间介质层；

步骤二、对所述层间介质层进行研磨，使得所述多晶硅伪栅结构的顶部暴露；

步骤三、去除所述SiN侧墙，在所述多晶硅伪栅结构的内侧墙和所述外侧墙之间形成空隙；

步骤四、在所述空隙的上端口形成封闭所述空隙的栓塞，所述内侧墙和所述外侧墙之间被封闭的所述空隙形成空气侧墙；

步骤五、去除所述多晶硅伪栅结构和所述栅氧层，在去除后的位置形成凹槽；

步骤六、在所述凹槽的底部和侧壁形成界面层；之后在所述凹槽内形成功函数层；

步骤七、在所述凹槽中填充金属，之后对所述MOS结构进行表面平坦化，形成金属栅；

步骤八、对所述金属栅进行回刻，之后在回刻的区域形成氮化硅栓塞；

步骤九、在所述栅极结构和所述源区外延区、漏区外延区上形成金属接触线。

优选地，步骤一中的所述内侧墙为低K介质层。

优选地，步骤一中的所述外侧墙为低K介质层。

优选地，步骤一中的所述内侧墙的介电常数值约为5。

优选地，步骤一中的所述外侧墙的介电常数值约为5。

优选地，步骤一中的所述SiN侧墙的厚度为2～8nm。

优选地，步骤一中的所述外侧墙延伸至所述源区外延区和所述漏区外延区的上表面。

优选地，步骤二中研磨所述栅极结构上表面的方法为化学机械研磨法。