[发明专利]一种直接带隙GeSn增强型nMOS器件及其制备方法有效
申请号: | 202110720838.8 | 申请日: | 2021-06-28 |
公开(公告)号: | CN113517348B | 公开(公告)日: | 2023-08-04 |
发明(设计)人: | 刘伟峰;张栋;宋建军 | 申请(专利权)人: | 西安电子科技大学芜湖研究院 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/165;H01L21/336 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 刘长春 |
地址: | 241000 安徽省芜湖市弋江区高*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 直接 gesn 增强 nmos 器件 及其 制备 方法 | ||
1.一种直接带隙GeSn增强型nMOS器件,其特征在于,包括:衬底层(1)、Ge虚衬底(4)、调制Ge掺杂外延层(5)、本征Ge隔离层(6)、nMOS沟道层(7)、本征三元合金异质帽层(8)、氧化铪层(9)、氮化钽层(10)、源漏区(14)、介质层(15)、源电极(17)、漏电极(18)和钝化层(19);
所述衬底层(1)、Ge虚衬底(4)、调制Ge掺杂外延层(5)、本征Ge隔离层(6)、nMOS沟道层(7)和本征三元合金异质帽层(8)由下至上依次设置;
所述氧化铪层(9)位于所述本征三元合金异质帽层(8)上,所述氮化钽层(10)位于所述氧化铪层(9)上,所述氧化铪层(9)和所述氮化钽层(10)形成栅极区;
所述源漏区(14)位于Ge虚衬底(4)、调制Ge掺杂外延层(5)、本征Ge隔离层(6)、nMOS沟道层(7)和本征三元合金异质帽层(8)内;
所述介质层(15)位于所述本征三元合金异质帽层(8)上,所述源电极(17)和所述漏电极(18)位于所述介质层(15)上,且位于所述栅极区的两侧;
所述源电极(17)、所述漏电极(18)和所述介质层(15)上覆盖有所述钝化层(19);
所述本征三元合金异质帽层(8)的材料为SixGe1-x-ySny;其中,x的范围为0.1~0.15,y的范围为0.08~0.1;
所述nMOS沟道层(7)为本征DR-Ge1-zSnz层;其中,z的范围为0.12~0.18。
2.根据权利要求1所述的一种直接带隙GeSn增强型nMOS器件,其特征在于,所述调制Ge掺杂外延层(5)的厚度为3~5nm,掺杂浓度为1×1015~1×1019cm-3。
3.根据权利要求1所述的一种直接带隙GeSn增强型nMOS器件,其特征在于,所述本征Ge隔离层(6)的厚度为10~15nm。
4.根据权利要求1所述的一种直接带隙GeSn增强型nMOS器件,其特征在于,所述nMOS沟道层(7)的厚度为10~20nm。
5.根据权利要求1所述的一种直接带隙GeSn增强型nMOS器件,其特征在于,所述本征三元合金异质帽层(8)的厚度为4~6nm。
6.一种直接带隙GeSn增强型nMOS器件的制备方法,其特征在于,包括以下步骤:
步骤101、衬底选取:选取单晶Si作为衬底层(1);
步骤102、使用激光再晶体化的方法制备Ge虚衬底(4);
步骤103、在所述Ge虚衬底(4)的表面淀积调制Ge掺杂外延层(5);
步骤104、在真空环境下,在所述调制Ge掺杂外延层(5)的表面淀积本征Ge隔离层(6);
步骤105、在真空环境下,在所述本征Ge隔离层(6)表面淀积本征直接带隙Ge1-zSnz,形成nMOS沟道层(7);其中,z的范围为0.12-0.18;
步骤106、在真空环境下,在所述nMOS沟道层(7)的表面淀积本征SixGe1-x-ySny形成本征三元合金异质帽层(8),其中,x范围为0.1~0.15,y范围为0.08~0.1;
步骤107、在所述本征三元合金异质帽层(8)的表面依次淀积氧化铪层(9)和氮化钽层(10),并形成栅极区;
步骤108、淀积保护层,并刻蚀除栅极区之外的所述保护层;
步骤109、在表面进行P型离子注入,形成源漏区(14);
步骤110、在表面淀积介质层(15),并在介质层(15)上形成源电极(17)和漏电极(18);
步骤111、在表面淀积钝化层(19)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学芜湖研究院,未经西安电子科技大学芜湖研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110720838.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类