[发明专利]一种直接带隙GeSn增强型nMOS器件及其制备方法

说明书

本发明公开了一种直接带隙GeSn增强型nMOS器件，包括：衬底层、Ge虚衬底、调制Ge掺杂外延层、本征Ge隔离层、nMOS沟道层、本征三元合金异质帽层、氧化铪层、氮化钽层、源漏区、介质层、源电极、漏电极和钝化层；氧化铪层和氮化钽层形成栅极区；本征三元合金异质帽层的材料为Sisubgt;x/subgt;Gesubgt;1‑x‑y/subgt;Snsubgt;y/subgt;；其中，x的范围为0.1～0.15，y的范围为0.08～0.1；nMOS沟道层为本征DR‑Gesubgt;1‑z/subgt;Snsubgt;z/subgt;层；其中，z的范围为0.12‑0.18。本发明还提供一种直接带隙GeSn增强型nMOS器件的制备方法。本发明的器件解决了Ge基沟道增强型nMOS表面沟道不反型的问题，消除了界面态引起的沟道区费米钉扎效应，利于器件沟道的开启，同时采用高电子迁移率DR‑GeSn作为沟道材料，且在沟道区输运时电子无表面粗糙度散射和离化杂质散射，使得器件性能指标优异。

技术领域

本发明属于半导体集成电路技术领域，具体涉及一种直接带隙GeSn增强型nMOS器件及其制备方法。

背景技术

自从集成电路问世以来，一直依据摩尔定律向前高速发展。然而随着微电子技术的快速发展，Si MOS器件特征尺寸不断缩小，集成电路逐渐趋近其物理和工艺极限。因此，在目前的工艺水平下，MOS新沟道材料或者新型MOS器件结构的研发，已成为延续维持摩尔定律的重要技术途径。

Ge半导体是间接带隙半导体，通过Sn合金化改性，可转变为直接带隙GeSn半导体，即DR-GeSn。DR-GeSn电子迁移率高，约为Ge半导体电子迁移率的2倍，Si半导体电子迁移率的4倍。将Ge或者DR-GeSn应用为nMOS器件的沟道材料，将极大提升nMOS器件性能，在集成电路领域具有重要的应用潜力和价值。

然而，目前无论是利用Ge半导体，还是DR-GeSn制作增强型表面沟道nMOS器件沟道材料，Ge基沟道增强型nMOS栅介质与P型Ge基半导体之间的界面特性差，界面态引起的费米钉扎效应导致Ge基增强型表面沟道nMOS沟道无法反型开启，这种情况的出现，极大限制了高性能增强型表面沟道nMOS器件的性能。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种直接带隙GeSn增强型nMOS器件及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例的第一方面提供一种直接带隙GeSn增强型nMOS器件，包括：衬底层、Ge虚衬底、调制Ge掺杂外延层、本征Ge隔离层、nMOS沟道层、本征三元合金异质帽层、氧化铪层、氮化钽层、源漏区、介质层、源电极、漏电极和钝化层；

所述衬底层、Ge虚衬底、调制Ge掺杂外延层、本征Ge隔离层、nMOS沟道层和本征三元合金异质帽层由下至上依次设置；

所述氧化铪层位于所述本征三元合金异质帽层上，所述氮化钽层位于所述氧化铪层上，所述氧化铪层和所述氮化钽层形成栅极区；

所述源漏区位于Ge虚衬底、调制Ge掺杂外延层、本征Ge隔离层、nMOS沟道层和本征三元合金异质帽层内；

所述介质层位于所述本征三元合金异质帽层上，所述源电极和所述漏电极位于所述介质层上，且位于所述栅极区的两侧；

所述源电极、所述漏电极和所述介质层上覆盖有所述钝化层；

所述本征三元合金异质帽层的材料为Si_xGe_1-x-ySn_y；其中，x的范围为0.1～0.15，y的范围为0.08～0.1；

所述nMOS沟道层为本征DR-Ge_1-zSn_z层；其中，z的范围为0.12-0.18。