[发明专利]半导体元件的制造方法

说明书

一种半导体元件的制造方法。方法包含形成虚设栅极于半导体鳍片的通道部位上方；沉积氧化物层于虚设栅极以及半导体鳍片上方；沉积氮硅化物层于氧化物层上方；掺杂氮硅化物层以于氮硅化物层中形成富掺杂层；将富掺杂层中的掺杂物撞击至氧化物层中；将富掺杂层中的掺杂物撞击至氧化物层中之后，形成多个轻掺杂漏极区域于半导体鳍片的未覆盖部位；图案化氮硅化物层以及氧化物层以形成一对栅极间隙壁于虚设栅极的相对的两侧壁上，其中轻掺杂漏极区域中的一者的一顶部位所具有的掺杂浓度是高于该对栅极间隙壁中的一者的底部位所具有的掺杂浓度，轻掺杂漏极区域中的该者的底部位所具有的掺杂浓度是低于该对栅极间隙壁中的该者的底部位所具有的掺杂浓度。

本申请是申请日为2016年12月14日、申请号为201611149521.9、发明名称为“半导体元件及其制造方法”的专利申请的分案申请。

技术领域

本发明实施例是关于一种半导体元件，特别是关于一种半导体元件的制造方法。

背景技术

随着集成电路尺寸的缩小以及其运算速度需求的增加，晶体管随之具有越来越小的尺寸以及越来越高的驱动电流，因而发展出鳍式场效晶体管(Fin Field-EffectTransistors,FinFET)。鳍式场效晶体管具有渐增的通道宽度。通过形成包含鳍片的侧壁上的部位以及包含鳍片的顶面上的部位的通道来达到通道宽度的增加。因为晶体管的驱动电流正比于通道宽度，鳍式场效晶体管的驱动电流亦随着通道宽度的增加而变大。

发明内容

依据本发明实施例的一些实施方式，半导体元件包含基材、至少一源极漏极特征、栅极结构以及至少一栅极间隙壁。源极漏极特征至少部分位于基材中。栅极结构位于基材上。栅极间隙壁位于栅极结构的至少一侧壁上。栅极间隙壁的底部位具有掺杂物于其中。

依据本发明实施例的另一些实施方式，半导体元件包含基材、至少一半导体鳍片、栅极结构、至少一栅极间隙壁。半导体鳍片位于基材上。半导体鳍片包含至少一通道部位以及至少一源极漏极部位。栅极结构位于半导体鳍片的通道部位上。栅极间隙壁相邻于栅极结构，位于半导体鳍片上，且位于半导体鳍片的通道部位与该源极漏极部位之间。栅极间隙壁包含VIIIA族杂质于其中。

依据本发明实施例的再一些实施方式，半导体元件的制造方法包含形成半导体鳍片于基材上。形成栅极结构于半导体鳍片上。形成间隙层，此间隙层覆盖栅极结构以及半导体鳍片。进行等向性掺杂制程，以掺杂间隙层。图案化间隙层，以形成至少一栅极间隙壁于栅极结构的至少一侧壁上。

附图说明

图1绘示依据本发明实施例的一些实施方式的半导体元件的示意图；

图2至图11绘示依据本发明实施例的一些实施方式的图1中半导体元件于中间制造阶段下的剖视图；

图12绘示依据本发明实施例的一或多个实施方式的半导体元件的砷化物浓度对应深度的剖析图。

具体实施方式

以下的说明将提供许多不同的实施方式或实施例来实施本发明实施例的主题。元件或排列的具体范例将在以下讨论以简化本发明实施例。当然，这些描述仅为部分范例且本发明实施例并不以此为限。例如，将第一特征形成在第二特征上或上方，此一叙述不但包含第一特征与第二特征直接接触的实施方式，也包含其他特征形成在第一特征与第二特征之间，且在此情形下第一特征与第二特征不会直接接触的实施方式。此外，本发明实施例可能会在不同的范例中重复标号或文字。重复的目的是为了简化及明确叙述，而非界定所讨论的不同实施方式及配置间的关系。

此外，空间相对用语如“下面”、“下方”、“低于”、“上面”、“上方”及其他类似的用语，在此是为了方便描述图中的一个元件或特征与另一个元件或特征的关系。空间相对用语除了涵盖图中所描绘的方位外，该用语更涵盖装置在使用或操作时的其他方位。也就是说，当该装置的方位与附图不同(旋转90度或在其他方位)时，在本文中所使用的空间相对用语同样可相应地进行解释。