[发明专利]存储器装置、半导体装置和相关方法

说明书

本发明实施例涉及存储器装置、半导体装置和相关方法。一种存储器装置包含存储器单元、第一导电线、第二导电线、第三导电线及第四导电线。存储器单元经布置成阵列。每一存储器单元包含晶体管及串联连接到晶体管的栅极端子的电容器。第一导电线在第一方向上延伸。每一第一导电线连接到布置于阵列中的相同列中的晶体管的栅极端子。所述第二导电线在所述第一方向上延伸。每一第二导电线连接到布置于所述阵列中的相同列中的晶体管的源极端子。所述第三导电线在所述第一方向上延伸。每一第三导电线连接到布置于所述阵列中的相同列中的晶体管的漏极端子。所述第四导电线在第二方向上延伸。每一第四导电线耦合到布置于所述阵列中的相同行中的所述电容器。

技术领域

本发明实施例涉及存储器装置、半导体装置和相关方法。

背景技术

针对先进技术节点，施加到集成电路的供应电压较低(例如0.75伏特到1.2伏特)。然而，针对基于铁电场效晶体管(FeFET)的存储器单元，低供应电压会减少极化电荷，且进一步减小存储器窗。因此，基于FeFET的存储器单元遭受高性能可变性。

发明内容

根据本发明实施例，一种存储器装置包括：多个存储器单元，其布置成阵列，其中每一存储器单元包含晶体管及串联连接到所述晶体管的栅极端子的电容器；多个第一导电线，其在第一方向上延伸，其中每一第一导电线连接到布置于所述阵列中的相同列中的晶体管的栅极端子；多个第二导电线，其在所述第一方向上延伸，其中每一第二导电线连接到布置于所述阵列中的相同列中的晶体管的源极端子；多个第三导电线，其在所述第一方向上延伸，其中每一第三导电线连接到布置于所述阵列中的相同列中的晶体管的漏极端子；及多个第四导电线，其在第二方向上延伸，其中每一第四导电线耦合到布置于所述阵列中的相同行中的所述电容器。

根据本发明实施例，一种半导体装置包括：衬底；多个栅极带，其形成于所述衬底上且在第一方向上延伸；多个铁电材料带，其形成于所述多个栅极带上方且在与所述第一方向正交的第二方向上延伸，其中所述栅极带与所述铁电材料带的相交点界定铁电场效晶体管(FeFET)阵列；及多个第一导电线，其在所述第一方向上延伸，其中每一第一导电线连接到所述多个栅极带中的一者；及多个第二导电线，其在所述第二方向上延伸，其中每一第二导电线连接到所述多个铁电材料带中的一者。

根据本发明实施例，一种制造半导体装置的方法包括：提供衬底；在所述衬底上形成多个栅极带，且所述多个栅极带在第一方向上延伸；在所述多个栅极带上方形成多个铁电材料带，且所述多个铁电材料带在与所述第一方向正交的第二方向上延伸，其中所述栅极带与所述铁电材料带的相交点界定铁电场效晶体管(FeFET)阵列；形成在所述第一方向上延伸的多个第一导电线，其中每一第一导电线连接到所述多个栅极带中的一者；及形成在所述第二方向上延伸的多个第二导电线，其中每一第二导电线连接到所述多个铁电材料带中的一者。

附图说明

当结合附图阅读时，从以下详细描述最佳理解本公开的方面。应注意，根据工业标准实践，各种特征未按比例绘制。事实上，为了论述清楚，可任意增大或减小各种特征的尺寸。

图1是说明根据本公开的实施例的存储器装置的图。

图2是说明根据本公开的实施例的存储器装置的存取操作的图。

图3是说明根据本公开的另一实施例的存储器装置的图。

图4是说明根据本公开的实施例的半导体装置的图。

图5是说明根据本公开的实施例的晶体管层的图。

图6是说明根据本公开的另一实施例的晶体管层的图。

图7是说明根据本公开的另一实施例的制造半导体装置的方法的流程图。

具体实施方式