[发明专利]半导体装置

说明书

提供沟槽栅极的栅极绝缘膜的可靠性提高的半导体装置。半导体装置包含半导体基板、栅极电极和多个沟槽栅极。半导体基板包含有源区域和配线区域。沟槽栅极从有源区域延伸至配线区域。该沟槽栅极在有源区域形成晶体管的一部分。栅极电极设置于配线区域，与沟槽栅极电连接。沟槽栅极的端部位于配线区域。栅极电极以将在沟槽栅极的端部形成的栅极接触部覆盖的方式设置。栅极电极经由栅极接触部而与沟槽栅极电连接。多个沟槽栅极仅沿一个方向延伸。

技术领域

本发明涉及半导体装置。

背景技术

在通用逆变器、AC伺服等领域中，从节能观点出发，对三相电动机进行可变速控制的功率模块使用IGBT(Insulated Gate BipolarTransistor)、二极管等。就这些IGBT以及二极管而言，出于降低逆变器损耗的目的，要求低的通断损耗以及低的接通电压特性。

沟槽栅型IGBT是具有低的接通电压特性的器件。就该沟槽栅型IGBT而言，沟槽的端部或者底部的形状是决定栅极绝缘膜的可靠性的支配性要素。在专利文献1及2中公开了为了提高沟槽的端部处的栅极绝缘膜的可靠性而在被填埋于沟槽内的导电体之上形成栅极接触的构造。

专利文献1：日本特开2003-309263号公报

专利文献2：日本特开2014-72412号公报

在形成晶体管的有源区域，在多个沟槽栅极以彼此交叉的方式设置的情况下，该沟槽的交叉部处的开口比交叉部间的直线部处的开口宽。因此，在由蚀刻形成沟槽时，由于微观负载效应，交叉部深度比周围的深度深。其结果，在沟槽的底部产生台阶，栅极绝缘膜的可靠性下降。

发明内容

本发明提供沟槽栅极的栅极绝缘膜的可靠性提高的半导体装置。

本发明涉及的半导体装置包含半导体基板、栅极电极和多个沟槽栅极。半导体基板在俯视观察时包含设置有多个晶体管的有源区域和将有源区域包围的配线区域。多个沟槽栅极从半导体基板的表面的有源区域延伸至配线区域。上述多个沟槽栅极在有源区域形成多个晶体管的一部分。栅极电极设置于配线区域，与多个沟槽栅极电连接。多个沟槽栅极各自的端部位于配线区域。栅极电极以将在多个沟槽栅极各自的端部形成的栅极接触部覆盖的方式设置。栅极电极经由栅极接触部而与多个沟槽栅极各自电连接。多个沟槽栅极仅沿半导体基板的表面的一个方向延伸。

发明的效果

根据本发明的半导体装置，沟槽栅极的栅极绝缘膜的可靠性提高。

本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。

附图说明

图1是表示实施方式1的半导体装置的结构的俯视图。

图2是表示实施方式1的半导体装置的结构的俯视图。

图3是表示图2的线段A-A’的剖面的图。

图4是表示图2的线段B-B’的剖面的图。

图5是表示图2的线段C-C’的剖面的图。

图6是表示实施方式2的半导体装置的结构的俯视图。

图7是表示实施方式3的半导体装置的结构的俯视图。

图8是表示实施方式4的半导体装置的结构的俯视图。

图9是表示实施方式5的半导体装置的结构的俯视图。

图10是表示实施方式6的半导体装置的结构的剖视图，是表示图2的线段A-A’的剖面的图。

图11是表示图2的线段B-B’的剖面的图。

图12是表示图2的线段C-C’的剖面的图。