[发明专利]半导体装置、影像感测器及其形成方法

说明书

提供用于有效吸集杂质的半导体装置及其形成方法。在一些实施例中，半导体装置包括：基板；像素区，设置于基板中；隔离区，设置于基板中且邻近像素区内，其中隔离区包含晶种区，晶种区包含第一半导体材料；以及异质层，位于晶种区上，其异质层包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。

技术领域

本公开实施例涉及半导体装置，特别涉及用于有效吸集(gettering)杂质的半导体装置及其形成方法。

背景技术

半导体影像感测器通常包括互补金属氧化物半导体(complementarymetaloxidesemiconductor：CMOS)影像感测器(CMOSimagesensor：CIS)和电荷耦合器件(chargecoupleddevice：CCD)感测器，它们广泛地用于感测各种应用中的光，如数码相机(digitalstillcamera：DSC)、移动电话相机、数字影像(digitalvideo：DV)和数字录影机(digitalvideorecorder：DVR)的应用。例如，影像感测器可用于感测投向半导体基板的暴露光。CMOS影像感测器通常包括一个具有感光元件(像素)阵列的主动区与一个周边区。这些产品利用包含光二极管与其他元件(例如晶体管)的主动像素(即影像感测器元件或单元)阵列，将影像转为数字数据或电信号。

光二极管的特征在于暗电流(darkcurrent：DC)或白色像素(whitepixel：WP)性能。为了改善DC和WP性能，已生成了用于杂质吸集的缺陷中心。在一例子中，基于如碳布植以生成硅缺陷(silicondefects)，作为像素或光二极管附近的吸集中心。然而这些吸集中心会在附近的光二极管中导致晶体缺陷和额外的漏电流，而造成更差的DC和WP性能。在另一例子中，在热处理中将一背面的多晶层(polylayer)作为收集金属离子和缺陷的吸集中心。然而，此背面的多晶层离光二极管很远，例如高达数百微米。这使吸集能力降低，因为光二极管中的金属离子很难或不可能行进到那么远的吸集中心。

因此，用于吸集杂质的现有装置及方法尚未在各方面都令人满意。

发明内容

本公开实施例提供一种半导体装置，包括：基板；像素区，设置于基板中；隔离区，设置于基板中且邻近像素区内，其中隔离区包含晶种区，晶种区包含第一半导体材料；以及异质层，位于晶种区上，其异质层包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。

本公开实施例提供一种影像感测器，包括多个像素单元的每一个，其中这些像素单元包含：基板；像素区，设置于基板中；隔离区，位于像素区上，其中隔离区包含第一半导体材料；以及异质层，位于隔离区上，其中异质层包含第二半导体材料，并且第一半导体材料以及第二半导体材料之间具有晶格失配。

本公开实施例提供一种半导体装置的形成方法，此方法包括至少一像素单元，包括：提供基板，包含第一半导体材料；形成像素区于基板内；形成沟槽延伸至基板内以及像素区的邻近处内；以及磊晶生成异质层于沟槽的底面上，其中异质层包含第二半导体材料，第二半导体材料具有与第一半导体材料不同的晶格常数。

附图说明

以下配合附图详述本公开各实施例。附图的提供仅旨于说明的目的，且仅为描述本公开的示例性实施例，以便读者理解本公开的内容。因此，不应将附图视为限定本公开的广度、范围或适用性。应注意的是，为了清楚及便于说明，这些图不一定按比例绘制。

图1是根据本公开的一些实施例，示出包括像素单元与吸集中心的半导体装置的剖面示意图。

图2是根据本公开的一些实施例，示出于两种半导体材料界面处的晶格结构的剖面示意图。

图3A至图3K是根据本公开的一些实施例，示出形成包括至少一像素单元的半导体装置的方法的中间阶段的剖面示意图。

图4是根据本公开的一些实施例，示出形成包括至少一像素单元的半导体装置的方法的流程图。