[发明专利]检测电路及检测方法在审
申请号: | 202110758286.X | 申请日: | 2021-07-05 |
公开(公告)号: | CN115575734A | 公开(公告)日: | 2023-01-06 |
发明(设计)人: | 许杞安 | 申请(专利权)人: | 长鑫存储技术有限公司 |
主分类号: | G01R31/00 | 分类号: | G01R31/00;G01R31/52;G01R19/00 |
代理公司: | 上海晨皓知识产权代理事务所(普通合伙) 31260 | 代理人: | 成丽杰 |
地址: | 230601 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 检测 电路 方法 | ||
1.一种检测电路,其特征在于,包括:静电防护装置、第一熔丝以及晶体管;其中,
所述静电防护装置的第一端与所述第一熔丝的第一端连接,所述静电防护装置与所述第一熔丝的连接端作为第一测试端;
所述第一熔丝的第二端与所述晶体管的栅极连接,所述第一熔丝与所述晶体管的连接端作为第二测试端;
所述静电防护装置的第二端与所述晶体管的源极、漏极或基底中的至少一者连接,所述静电防护装置与所述晶体管的连接端作为第三测试端。
2.根据权利要求1所述的检测电路,其特征在于,还包括:第二熔丝和二极管,所述第二熔丝串接于所述二极管与所述晶体管的栅极之间,所述二极管串接于所述第二熔丝与所述第三测试端之间,所述第二熔丝与所述二极管的连接端作为第四测试端。
3.根据权利要求2所述的检测电路,其特征在于,所述晶体管为NMOS管,所述二极管的正极与所述第三测试端连接,所述二极管的负极与所述第四测试端连接。
4.根据权利要求2所述的检测电路,其特征在于,所述晶体管为PMOS管,所述二极管的正极与所述第四测试端连接,所述二极管的负极与所述第三测试端连接。
5.根据权利要求2所述的检测电路,其特征在于,所述二极管包括并联的第一二极管和第二二极管,所述第一二极管的正极与所述第三测试端连接,负极与所述第四测试端连接,所述第二二极管的负极与所述第三测试端连接,正极与所述第四测试端连接。
6.根据权利要求1所述的检测电路,其特征在于,所述静电防护装置包括并联的第一静电防护装置和第二静电防护装置,所述检测电路还包括第一电阻和第二电阻;
所述第一静电防护装置的第一端与所述第一测试端连接,所述第一静电防护装置的第二端与所述第三测试端连接,所述第一电阻的第一端与所述第一测试端连接,所述第一电阻的第二端分别与所述第一熔丝的第一端和所述第二静电防护装置的第一端连接;
所述第二静电防护装置的第一端分别与所述第一电阻的第二端和所述第一熔丝的第一端连接,所述第二静电防护装置的第二端与所述第三测试端连接,所述第二电阻的第一端与所述晶体管连接,所述第二电阻的第二端分别与所述第二静电防护装置的第二端和所述第三测试端连接。
7.根据权利要求1所述的检测电路,其特征在于,所述静电防护装置包括二极管、晶体管或晶闸管。
8.根据权利要求1所述的检测电路,其特征在于,所述静电防护装置的第二端与所述晶体管的源极和漏极连接。
9.根据权利要求1所述的检测电路,其特征在于,所述静电防护装置的第二端与所述晶体管的基底连接。
10.根据权利要求1所述的检测电路,其特征在于,所述静电防护装置的第二端与所述晶体管的源极、漏极以及基底连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司,未经长鑫存储技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110758286.X/1.html,转载请声明来源钻瓜专利网。
- 上一篇:LDMOS器件及其制备方法
- 下一篇:用于生成图像的方法和装置