[发明专利]一种阶梯栅介质层结构及其制造方法

说明书

一种阶梯栅介质层结构及其制造方法，包括N+衬底、N‑外延层、P‑body扩散窗口、N_+JFET扩散窗口、栅介质层、栅极多晶硅和栅源隔离层；本发明涉及一种提高MOSFET抗单粒子栅穿能力的阶梯栅介质层结构和制造方法，在单元结构中增加N+JFET区，利用硅中掺杂浓度越高则硅表面热氧生长越快这一理论，按栅介质层生长工艺条件，N+JFET区上的栅介质层厚度可以生长到而P‑body沟道区的栅介质层厚度则为阶梯结构的栅介质层，沟道区为薄氧，确保器件的总剂量性能不受影响；JFET区为厚氧，提高了栅介质击穿电压，进而提高了器件的抗单粒子栅穿能力。

技术领域

本发明属于半导体分立器件技术领域，一种阶梯栅介质层结构及其制造方法。

背景技术

宇航级MOSFET应用于空间辐射环境中，会产生总剂量效应和单粒子效应，单粒子效应主要有两种失效机制，单粒子烧毁(Single Event Burnout，缩写SEB)和单粒子栅穿(Single Event Gate rupture，缩写SEGR)，这两种机制都会造成器件不可逆转的失效，影响整个系统的正常工作。其中单粒子栅穿的主要失效机理为：以N沟道MOSFET为例，当高能粒子从器件的栅区入射到器件中时，粒子入射后沿着轨迹在栅介质和半导体材料中产生大量的电子空穴对，在外加电场的作用下，电子被漏极收集，空穴向Si/SiO2界面漂移，聚集在Si/SiO2界面的电荷在栅极感应出相反电荷，电荷和感应电荷构成的电场会增加栅介质电场，达到栅介质击穿电压时，则会引发单粒子栅穿(SEGR)效应。

通常采用的单粒子栅穿加固技术主要是提高栅介质层生长质量和增加栅介质层厚度。增加栅介质层厚度可以提高栅介质击穿电压，从而有效的改善器件的单粒子栅穿效应，但是栅介质厚度的增加却不利于器件的抗总剂量性能，一般控制在之间，MOSFET器件的抗单粒子性能也因此受限。

发明内容

本发明的目的在于提供一种阶梯栅介质层结构及其制造方法，以解决上述问题。

为实现上述目的，本发明采用以下技术方案：

一种阶梯栅介质层结构，包括N+衬底、N-外延层、P-body扩散窗口、N_+JFET扩散窗口、栅介质层、栅极多晶硅和栅源隔离层；N-外延层设置在N+衬底上，N-外延层的两侧分别设置有P-body扩散窗口，两个P-body扩散窗口之间设置有N+JFET扩散窗口，P-body扩散窗口和N+JFET扩散窗口上的纵向方向设置有栅介质层，栅介质层上自下而上依次设置有栅极多晶硅和栅源隔离层；栅介质层为阶梯结构。

进一步的，栅介质层设置有源N+扩散窗口和源P+扩散窗口，源N+扩散窗口、源P+扩散窗口和源极金属连接构成源极，栅极金属与栅极多晶硅连接构成栅极，漏极金属与N+衬底连接构成漏极。

进一步的，栅介质层按栅介质层生长工艺条件，栅介质层的厚度分为两部分，N_+JFET扩散窗口上的栅介质层厚度为而P-body扩散窗口上的栅介质层厚度为

进一步的，栅介质层长度为4μm～5μm。

进一步的，N_+JFET扩散窗口在两个P-body扩散窗口之间，长度为1.2μm～1.6μm；栅极多晶硅的长度为4μm～5μm，厚度为

进一步的，源N+扩散窗口的长度为1.2μm～1.5μm；源P+扩散窗口的长度为2μm～3μm；栅源隔离层的长度为6μm～7μm，厚度为0.8μm～1.2μm；N+衬底尺寸为8μm～10μm；P-body扩散窗口的长度为3.6μm～4μm。

进一步的，一种阶梯栅介质层结构的制造方法，包括以下步骤：