[发明专利]隔离型NLDMOS器件及其制造方法

说明书

本发明公开了一种隔离型NLDMOS器件，在P型半导体衬底上形成有一个第一深阱离子注入区和多个第二深阱离子注入区以及P型阱；第一深阱离子注入区和最靠近漏区的第二深阱离子注入区之间具有第一间距；第一深阱离子注入区和各第二深阱离子注入区经过热推进后会整体连通并形成N型深阱；由P型阱的第二侧面到漏区之间的N型深阱组成漂移区；各第二深阱离子注入区之间具有第二间距且各第二深阱离子注入区形成的整体结构将P型阱包围；通过设置第二间距来降低N型深阱对P型阱的P型浓度的影响并使P型阱的P型净掺杂浓度增加。本发明还公开了一种隔离型NLDMOS器件的制造方法。本发明能提高器件的击穿电压，同时保证对体区和半导体衬底之间的良好隔离效果。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种隔离型NLDMOS器件；本发明还涉及一种隔离型NLDMOS器件的制造方法。

背景技术

常规的非隔离型NLDMOS中有P型阱组成的体区(body)和P型半导体衬底之间没有隔离结构，这样体区和形成于体区中的由N+区组成的源区只能连接到和半导体衬底相同的电位即0V电位。NLDMOS表示N型LDMOS。

隔离型NLDMOS的体区和P型半导体衬底之间会采用N型深阱隔离，这样体区和源区就能连接和半导体衬底不同的电压，使得体区和源区能在0V电位和电源电压之间浮动，从而能工作在高压侧。

如图1所示，是现有隔离型PLDMOS器件的结构示意图；现有隔离型NLDMOS器件中，在P型半导体衬底201上形成有一个N型掺杂的第一深阱离子注入区202a和一个N型掺杂的第二深阱离子注入区202b以及P型阱204。

N+区组成的源区207a形成于所述P型阱204的表面。

N+区组成的漏区207b形成于所述第一深阱离子注入区202a的表面。

在所述P型阱204的表面上形成有栅极结构，所述栅极结构由栅介质层205和多晶硅栅206叠加而成，所述源区207a和所述栅极结构的第一侧面自对准。

所述第一深阱离子注入区202a和所述第二深阱离子注入区202b之间具有间距。

所述第一深阱离子注入区202a和所述第二深阱离子注入区202b经过热推进后会整体连通并形成N型深阱202。

由所述P型阱204的第二侧面到所述漏区207b之间的所述N型深阱202组成漂移区。

所述第二深阱离子注入区202b会将所述P型阱204包围。

所述半导体衬底201通常采用硅衬底。

在所述漂移区中还设置有漂移区场氧203，所述漏区207b和所述漂移区场氧203的第二侧面自对准。

所述栅极结构的第二侧面还延伸到所述漂移区场氧203上。

在所述P型阱204的表面上还形成有由P+区组成的体接触区208。

所述体接触区208和所述源区207a之间间隔有第二场氧203a。

所述体接触区208和所述源区207a的顶部会通过对应的接触孔209连接到由正面金属层120图形化后形成的源极。

所述漏区207b的顶部会通过对应的接触孔209连接到由正面金属层120图形化后形成的漏极。

所述多晶硅栅206的顶部会通过对应的接触孔209连接到由正面金属层120图形化后形成的栅极(未显示)。

图1所示的器件的击穿电压是由所述P型阱204和所述漂移区之间形成的PN结的耗尽区决定的，所述P型阱204对所述漂移区的耗尽能力越强，则击穿电压越大。