[发明专利]制造半导体器件的方法、系统以及非暂时性计算机可读介质

说明书

公开了一种用于存储和重新使用布局单元的PC描述的方法。数据库存储预先由3D场求解器计算的预定义单元和PC描述。关于布局图中的候选单元，在数据库中搜索预定义单元中的基本匹配项。如果存在匹配，则在布局图中将匹配的预定义单元的已存储PC描述分配给候选单元，从而避免了对PC描述进行离散地计算的情况。如果不匹配，则将3D场求解器应用于候选单元，以便计算候选单元的PC描述。为了便于重新使用新计算的PC描述，候选单元和新计算的PC描述作为新的预定义单元及其对应的PC描述存储在数据库中。本发明的实施例还涉及制造半导体器件的方法、系统以及非暂时性计算机可读介质。

技术领域

本发明的实施例涉及制造半导体器件的方法、系统以及非暂时性计算机可读介质。

背景技术

集成电路(IC)小型化的最新趋势已导致更小的器件以比以前更高的速度提供更多功能。小型化工艺还增加了器件对寄生电容影响日益增加的敏感性。为了设计更小、更有效的IC，必须更准确、更有效地对这些IC器件的寄生电容进行建模。

发明内容

根据本发明实施例的一个方面，提供了一种制造半导体器件的方法，相应的布局图被存储在非暂时性计算机可读介质上，布局图包括布局单元，方法包括生成布局图，包括：从布局图中的布局单元中选择候选单元；在存储预定义单元及其对应的寄生电容(PC)描述的数据库中，在数据库中搜索与候选单元基本匹配的预定义单元中的一个；以及当发现基本匹配时，将匹配的预定义单元的PC描述分配给候选单元。

根据本发明实施例的另一个方面，提供了一种非暂时性计算机可读介质，其上存储有表示生成布局图的方法的计算机可执行指令，布局图包括组织为布局组的布局单元，每个布局组包括中央单元和与中央单元相邻的一个或多个单元的组(相邻单元)，计算机可执行指令可由至少一个处理器执行以执行一种方法，包括生成布局图，包括：从布局组中选择候选布局组；在存储预定义组及其对应的寄生电容(PC)描述的数据库中，每个预定义组包括一个主题预定义单元以及一个与主题预定义单元相邻的一个或多个预定义单元的对应组，在数据库中搜索与候选单元组基本匹配的预定组中的一个；和当发现基本匹配时，将匹配的预定义组的PC描述分配给候选布局组。

根据本发明实施例的又一个方面，提供了一种用于制造半导体器件的系统，系统包括：至少一个处理器；至少一种存储计算机可执行代码的非暂时性计算机可读介质；至少一种非暂时性计算机可读存储介质，计算机程序代码和至少一个处理器被配置为使系统生成包括布局单元的布局图，布局图的生成包括：从布局图中的布局单元中选择候选单元；在存储预定义单元及其对应的单元内寄生电容(PC)描述的数据库中，在数据库中搜索与候选单元基本匹配的预定义单元中的一个；和当发现基本匹配时，将匹配的预定义单元的单元内PC描述分配给候选单元。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的半导体器件的布局图。

图2是根据一些实施例的电子设计自动化(EDA)系统的框图。

图3A-图3E是根据一些实施例的流程图，其描述了在布局图中指定用于布局单元的单元内寄生电容和单元间寄生电容的过程。

图4A-图4C是根据一些实施例的半导体器件的简化布局图400。

图5A-图5C是根据一些实施例以上关于图4A-图4C描述的相同半导体器件的简化布局图400。

图6是根据一些实施例的在选择候选单元之前实施的过程的流程图600。

图7是根据一些实施例的在选择候选单元之前实施的过程的流程图700。

图8是根据一些实施例的在布局图中获得重复的布局单元的单元内寄生电容的另一实施例的流程图。