[发明专利]基于CPU和FPGA的雷达抗干扰措施动态配置方法

权利要求书

1.基于CPU和FPGA的雷达抗干扰措施动态配置方法，其特征在于：

1)采用CPU+FPGA异构硬件平台，进行基于OpenCl规范的软硬件协同开发；FPGA外挂FLASH存储器进行不同bit流的存储；CPU建立内核句柄并且通过PCIE总线和FPGA进行数据通信交互；FPGA通过AXI总线调用不同Kernels核进行程序编译实现多波束抗干扰波形措施固化功能；

2)CPU作为主控设备，担任资源调度和逻辑判断任务的处理；FPGA负责密集型运算较高的任务，设置静态存储区和动态存储区并配置相应文件系统；

3)判断包头是否需要抗干扰策略重构，通过内部包处理器获取外部存储设备的不同功能对应的数据，进而通过内部配置访问端口ICAP重配置不同功能模块；所述抗干扰策略重构包括：根据报文头信息进行相关解析，判断是否具有干扰，具有干扰后判断是否需要切换波形，如果需要切换换成A1MHz的四相码信号，否则切换成A2MHz的线性调频信号进行处理；同时进一步判断是否需要进行雷达精跟扫描，如果需要切换成B1MHz精跟波形进行跟踪，否则继续保持，接着进一步判断是否需要进行宽带识别，如果需要切换成B2MHz信号进行宽带识别，否则保持直至结束；

4)根据报文反馈信息判断重构信息是否成功，如果成功结束运行，等待下一重复周期的相应，否则，继续重复访问总线信息进行重配置。

2.根据权利要求1所述的基于CPU和FPGA的雷达抗干扰措施动态配置方法，其特征在于：所述步骤4)中根据脉冲重复周期进行不断索引，如果加速结束则访问总线进行重配置。