[发明专利]基于CPU和FPGA的雷达抗干扰措施动态配置方法

说明书

本发明涉及一种基于CPU和FPGA的雷达抗干扰措施动态配置方法，属于雷达信号处理技术领域，特别涉及解决雷达信息处理实时性强、数据量大、需要快速响应的需求、可以有效实时在线动态配置、根据战场态势任意切换抗干扰波形，提升雷达响应捷变能力。首先对异构平台进行CPU和FPGA的搭建，接着根据干扰策略固化不同对抗措施映射到板载寄存器内；然后根据环境感知评估和优化确认；接着实时在线调度波形等对抗策略，最终实现快速在线重新配置抗干扰措施，有效提高雷达在复杂电磁环境的感知能力，有利于降低目标虚警概率。

技术领域

本发明属于雷达信号处理技术领域。

背景技术

随着现代电子战趋势的日益盛行，相控阵雷达为了对抗干扰设备的需求和相控阵雷达的阵元数目的不断增加，按照传统的雷达信号处理硬件平台构架已经不能满足实时基于背景自配置的雷达信息处理的要求。在雷达信息对抗处理领域，根据战场环境态势感知后做出有效对抗越来越彰显其在雷达对抗反干扰等领域的重要性。所有以上需求都迫切需要一种全新的硬件架构平台，并且可以根据雷达背景信息感知态势做出相应变化和调整，减少硬件资源消耗，最终得到提高目标检测概率的目的。

文献《面向国产CPU的可重构计算系统设计及性能研究》(计算机工程与应用,2018,Vol.54,No.23pp:36-41)中提出了利用“国产CPU+FPGA的异构平台处理方法解决但平台面临的延迟和吞吐量等问题”。上述文章主要是解决CPU在进行矢量运算时候的计算资源密度问题，但是不能提供在抗干扰措施在线配置上使用。文献《基于FPGA的高精度科学计算加速器研究》(计算机学报,2012,Vol.35,No.1pp:112-122)中提出了利用“FPGA和CPU组合加速基于全流水四精度浮点乘累加单元的计算”。这些都是利用传统的异构平台CPU+FPGA的构架方法，其可以有效加速算法的计算，降低冗余度和传输压力，但是无法根据雷达态势感知做出动态调整达到一定抗干扰性。另外，对于相控阵雷达中频数据的处理无法有效满足实时性高、功耗低，不占用额外开销的硬件处理框架鲜有报道。上述文献也是一般性笼统讲解CPU和FPGA之间实现加速操作。

发明内容

本发明针对大型相控阵雷达硬件实现复杂度高、无法实时动态重构实现雷达抗干扰灵活配置等问题，提出一种基于CPU和FPGA的雷达抗干扰措施动态配置方法，充分运用了CPU和FPGA的异构硬件平台设计，结合它们的相关各自特点，CPU根据雷达所处环境态势，自动切换所需要的波形设计用于抗干扰，同时将这些参数信息反馈到光纤包头中触发FPGA根据不同调度状态切换不同波形文件进行多波束强实时流处理，充分利用了CPU的灵活计算功能和FPGA中的大量DSP48E和存储器资源。

多波束脉压功能模块程序事先根据雷达工程系统参数设定好不同文件bit流，存储到FLASH中。FPGA根据光纤数据流驱动，实时判断需要重构相应的具体波形进行多波束脉压功能，然后根据FPGA内部自带的IP core切换选择加载不同bit流，从而达到实时动态重构的功能。

本发明实现过程包括：

1)采用CPU+FPGA异构硬件平台，进行基于OpenCl规范的软硬件协同开发；FPGA外挂FLASH存储器进行不同bit流的存储；CPU建立内核句柄并且通过PCIE总线和FPGA进行数据通信交互；FPGA通过AXI总线调用不同Kernels核进行程序编译实现多波束抗干扰波形措施固化功能；

2)CPU作为主控设备，担任资源调度和逻辑判断任务的处理；FPGA负责密集型运算较高的任务，设置静态存储区和动态存储区并配置相应文件系统；

3)判断包头是否需要抗干扰策略重构，通过内部包处理器获取外部存储设备的不同功能对应的数据，进而通过内部配置访问端口ICAP重配置不同波形脉压等功能模块；

4)根据报文反馈信息判断重构信息是否成功，如果成功结束运行，等待下一重复周期的相应，否则，继续重复访问总线信息进行重配置。