[发明专利]一种功率器件的制备方法及功率器件

说明书

本申请属于半导体器件技术领域，提供了一种功率器件的制备方法及功率器件，首先在衬底上形成外延层，然后对外延层依次进行沟道掺杂和源极掺杂，并对掺杂后的器件进行刻蚀形成沟槽，以在沟槽两侧均形成沟道掺杂区和源极掺杂区；其中，沟道掺杂区位于源极掺杂区与外延层之间，沟槽的深度大于掺杂区的深度，从而在形成沟槽之前完成离子掺杂注入，避免了沟槽刻蚀之后进行离子掺杂所造成的沟道离子掺杂稳定较低、容易导致漏极到源极的漏电等问题。

技术领域

本申请涉及半导体器件技术领域，尤其涉及一种功率器件的制备方法及功率器件。

背景技术

在相关半导体技术中，功率器件的开关损耗大小由寄生电容大小决定，寄生电容可以分为栅源电容、栅漏电容和源漏电容三部分。其中，栅漏电容对器件的开关损耗影响最大，而栅漏电容可以分为氧化层电容和耗尽层电容两部分，氧化层电容受栅氧厚度影响，耗尽层电容受工艺和器件结构影响。栅漏电容直接影响到器件的输入电容和开关时间，输入电容增大，从而使器件开关时间延长，进而增大开关损耗。

然而，传统功率元件的制程步骤中，通常是在形成沟槽之后执行离子掺杂步骤，存在沟道离子掺杂稳定较低、容易导致漏极到源极的漏电等问题。

发明内容

本申请的目的在于提供一种功率器件的制备方法及功率器件，旨在解决传统功率元件的制程步骤中，存在的沟道离子掺杂稳定较低、容易导致漏极到源极的漏电等问题。

本申请第一方面提供了一种功率器件的制备方法，包括：

在衬底上形成外延层；

对所述外延层依次进行沟道掺杂和源极掺杂；

对掺杂后的器件进行刻蚀形成沟槽；

其中，所述沟道掺杂区位于所述源极掺杂区与所述外延层之间，所述沟槽的深度大于掺杂区的深度。

在一个实施例中，所述对所述外延层依次进行沟道掺杂和源极掺杂，包括：

对所述外延层进行第一半导体元素注入，形成沟道掺杂区；

对所述沟道掺杂区进行第二半导体元素注入，形成源极掺杂区；

其中，所述第二半导体注入的深度小于所述第一半导体注入的深度，所述第一半导体元素为P型元素，所述第二半导体元素为N型元素；或者所述第一半导体元素为N型元素，所述第二半导体元素为P型元素。

在一个实施例中，所述第二半导体注入的深度小于所述第一半导体注入的深度。

在一个实施例中，所述第二半导体元素的注入浓度大于所述第一半导体元素的注入浓度。

在一个实施例中，所述制备方法还包括：

对所述沟槽进行氧化处理，形成闸极氧化层；

在所述沟槽内填充多晶硅，形成闸极。

在一个实施例中，所述对所述沟槽进行氧化处理，包括：

通过对所述沟槽热氧化处理，将所述沟槽内表面的多晶硅氧化，以形成闸极氧化层。

在一个实施例中，所述制备方法还包括：

在所述多晶硅上形成绝缘氧化层。

在一个实施例中，所述制备方法还包括：

通过刻蚀形成源极接触孔；

对所述接触孔进行离子注入。

在一个实施例中，所述制备方法还包括：

在所述绝缘氧化层上形成金属层，所述金属层与所述源极掺杂区连接。