[发明专利]半导体存储器件

说明书

一种半导体存储器件包括：第一堆叠结构，包括第一阶梯部分；第二堆叠结构，在第一堆叠结构上并包括与第一阶梯部分重叠的第二阶梯部分；第一接触插塞，穿透第一堆叠结构和第二堆叠结构、电连接到第一堆叠结构并且不电连接到第二堆叠结构；以及第二接触插塞，穿透第一堆叠结构和第二堆叠结构、电连接到第二堆叠结构并且不电连接到第一堆叠结构。

技术领域

本发明构思总体上涉及半导体存储器件。

背景技术

为了满足消费者对优异性能和低廉价格的需求，期望增大半导体器件的集成密度。在半导体器件中，因为其集成密度是决定产品价格的重要因素，所以特别需要增大的集成密度。在二维或平面半导体器件的情况下，因为其集成密度主要由单位存储单元所占据的面积决定，所以它受到精细图案形成技术的水平的极大影响。

然而，因为图案的小型化需要极其昂贵的设备，所以二维半导体器件的集成密度已经增大，但是仍然受到限制。因此，已经提出了具有三维布置的存储单元的三维半导体存储器件。

发明内容

本发明构思的实施方式提供具有相对减小的尺寸的半导体存储器件。

本发明构思的某些实施方式提供一种半导体存储器件，其包括：在衬底上的第一堆叠结构，第一堆叠结构包括单元区域和在第一方向上延伸的第一阶梯部分；在第一堆叠结构上的第二堆叠结构，第二堆叠结构包括在第一方向上延伸的第二阶梯部分，第二阶梯部分在第二方向上与第一阶梯部分至少部分地重叠；在第一阶梯部分和第二阶梯部分上的第一接触插塞，第一接触插塞穿透第一堆叠结构和第二堆叠结构并在第二方向上延伸，其中第一接触插塞电连接到第一堆叠结构并且不电连接到第二堆叠结构；以及在第一阶梯部分和第二阶梯部分上的第二接触插塞，第二接触插塞穿透第一堆叠结构和第二堆叠结构并在第二方向上延伸，其中第二接触插塞电连接到第二堆叠结构并且不电连接到第一堆叠结构。

本发明构思的某些实施方式提供一种半导体存储器件，其包括：在衬底上的第一堆叠结构，第一堆叠结构包括单元区域和在第一方向上延伸的第一阶梯部分；在第一堆叠结构上的第二堆叠结构，第二堆叠结构包括在第一方向上延伸的第二阶梯部分，第二阶梯部分在第二方向上与第一阶梯部分至少部分地重叠；以及在第一阶梯部分和第二阶梯部分上的第一接触插塞和第二接触插塞，第一接触插塞和第二接触插塞穿透第一堆叠结构和第二堆叠结构，其中第一堆叠结构包括在第二方向上堆叠的第一电极垫，第二堆叠结构包括在第二方向上堆叠的第二电极垫，第一电极垫中的一个围绕第一接触插塞的外表面，并且第二电极垫中的一个围绕第二接触插塞的外表面。

本发明构思的某些实施方式提供一种半导体存储器件，其包括外围电路结构和单元阵列结构，外围电路结构包括外围电路，单元阵列结构包括：第一堆叠结构，包括在第一方向上延伸的第一阶梯部分；在第一堆叠结构上的第二堆叠结构，第二堆叠结构包括在第一方向上延伸的第二阶梯部分，第二阶梯部分在第二方向上与第一阶梯部分至少部分地重叠；以及在第一阶梯部分和第二阶梯部分上的第一接触插塞和第二接触插塞，第一接触插塞和第二接触插塞穿透第一堆叠结构和第二堆叠结构并连接到外围电路，其中第一接触插塞电连接到第一堆叠结构并且不电连接到第二堆叠结构，第二接触插塞电连接到第二堆叠结构并且不电连接到第一堆叠结构，第一接触插塞和第二接触插塞在第一方向上交替地设置。

附图说明

鉴于下文关于附图描述的某些实施方式，本发明构思的以上和其它的方面和特征将变得更加明显，附图中：

图1是示出根据本发明构思的实施方式的半导体存储器件的框图；

图2是进一步部分地示出根据本发明构思的实施方式的半导体存储器件的电路图；

图3是根据本发明构思的实施方式的半导体存储器件的布局(或俯视)图；

图4是沿着图3的线A-A'截取的剖视图；

图5、图6和图7分别是图4的部分S1的放大图；