[发明专利]包括位线感测放大器的存储器装置及其操作方法

权利要求书

1.一种存储器装置，包括：

位线感测放大器，其连接到与存储器单元连接的位线和互补位线，并且被配置为感测并放大所述位线的电压与所述互补位线的电压之间的差；以及

感测放大器驱动器电路，其被配置为响应于从主机接收的命令而将所述位线感测放大器的位线低电平电压的电平调节为高于接地电压的电平，

其中，从所述主机接收的命令包括激活命令、写命令、读命令或预充电命令。

2.根据权利要求1所述的存储器装置，其中，所述存储器单元包括浮置主体结构的晶体管。

3.根据权利要求1所述的存储器装置，其中，所述感测放大器驱动器电路包括上拉电路和脉冲生成器，所述脉冲生成器被配置为生成第一上拉脉冲和第二上拉脉冲，并且

其中，所述上拉电路包括：

增量电压生成器，其被配置为生成增量电压；

第一上拉晶体管，其包括施加有第一内部电压的第一端、施加有来自所述脉冲生成器的第二上拉脉冲的栅极以及第二端；

第二上拉晶体管，其包括连接到所述第一上拉晶体管的第二端的第一端、施加有上拉栅极电压的栅极以及施加有所述位线低电平电压的第二端；

第三上拉晶体管，其包括施加有所述位线低电平电压并连接到所述第二上拉晶体管的第二端的第一端、施加有所述第二上拉脉冲的栅极以及连接到施加所述增量电压的增量电压生成器的第二端；以及

第一反相器，其被配置为基于所述第一上拉脉冲将所述上拉栅极电压施加到所述第二上拉晶体管的栅极。

4.根据权利要求3所述的存储器装置，其中，所述上拉电路还包括：

第二反相器，其包括连接到所述第一反相器的输入端子的输出端子以及施加有所述第一上拉脉冲的输入端子，

其中，所述感测放大器驱动器电路还包括调节器电路，并且

其中，所述调节器电路包括：

第一晶体管，其包括施加有所述第一内部电压的第一端；以及

放大器，其包括施加有参考电压的第一输入端子、连接到所述第一晶体管的第二端的第二输入端子以及连接到所述第一晶体管的栅极的输出端子。

5.根据权利要求3所述的存储器装置，其中，所述增量电压生成器包括第四上拉晶体管，所述第四上拉晶体管包括连接到所述第三上拉晶体管的第二端的第一端、连接到所述第三上拉晶体管的第二端的栅极以及连接到所述接地电压的第二端。

6.根据权利要求3所述的存储器装置，其中，所述感测放大器驱动器电路还包括：

下拉电路，其被配置为响应于下拉脉冲而将由所述上拉电路调节的位线低电平电压的电平调节为等于所述接地电压的电平。

7.根据权利要求1所述的存储器装置，其中，所述感测放大器驱动器电路包括被配置为生成第一上拉脉冲和第二上拉脉冲的脉冲生成器，并且

其中，所述脉冲生成器包括：

第一锁存器，其被配置为基于用于激活连接到所述存储器单元的字线的激活信号以及用于对所述位线预充电的预充电信号，向所述位线感测放大器输出感测放大器使能信号以及与所述感测放大器使能信号的反相版本对应的第一发展信号，所述激活信号和所述预充电信号包括在基于所述激活命令生成的信号中；

第二锁存器，其被配置为基于所述激活信号和所述预充电信号输出所述第二上拉脉冲；

第一XOR门，其被配置为接收所述感测放大器使能信号和所述第二上拉脉冲，并且向所述位线感测放大器输出第二发展信号；

第二XOR门，其被配置为基于所述激活信号和基于所述激活命令生成的信号中的写使能信号的下降沿来输出中间信号；以及

第三锁存器，其被配置为基于所述中间信号而输出所述第一上拉脉冲。