[发明专利]阵列基底及其制作方法

说明书

本发明公开了一种阵列基底及其制作方法，该阵列基底包括基底、间隔设置于基底上的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的第一源漏极与第二薄膜晶体管的氧化物半导体层、第二源漏极同层且间隔设置，第二源漏极与氧化物半导体层桥接连接。本申请通过将第二源漏极与氧化物半导体层间隔设置且桥接连接，有效解决了氧化物半导体薄膜晶体管的源漏极与氧化物半导体材料同层设置时，源漏极的干刻蚀工艺易在氧化物半导体层的表面产生大量缺陷的技术问题。

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基底及其制作方法。

背景技术

随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。其中，低温多晶硅(Low Temperature Poly-silicon，LTPS)薄膜晶体管(Thin FilmTransistor，TFT)具有迁移率高，尺寸较小，充电快开关速度快等优点，用于栅极驱动时具有很好的效果；而金属氧化物TFT具有均一性良好及漏电流低的优点；目前可以制备一种用LTPS TFT做栅极驱动和用金属氧化物TFT做显示像素驱动的混合TFT。

现有的混合TFT采用LTPS TFT和氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)TFT同层形成源漏极的架构，但此种架构中IGZO TFT的源漏极与氧化物半导体层同层搭接形成，因此，IGZO TFT的源漏极的干刻蚀过程会使得氧化物半导体层的表面产生大量缺陷，从而破坏氧化物半导体层的电性。

发明内容

本申请实施例提供一种阵列基底及其制作方法，使得混合TFT中IGZO TFT的源漏极与氧化物半导体层同层设置时，IGZO TFT的源漏极形成过程中的干刻蚀工艺不影响氧化物半导体层的电性，且IGZO TFT形成正常的导电通路。

本申请实施例提供一种阵列基底，包括基底、以及间隔设置于所述基底上的第一薄膜晶体管和第二薄膜晶体管；

所述第一薄膜晶体管包括位于所述基底上的多晶硅半导体层、位于所述多晶硅半导体层上方的第一栅极、及与所述多晶硅半导体层连接的第一源漏极；

所述第二薄膜晶体管包括位于所述基底上方的氧化物半导体层、位于所述氧化物半导体层一侧的第二栅极、及与所述氧化物半导体层连接的第二源漏极；

其中，所述第二源漏极与所述氧化物半导体层同层且间隔设置，所述第二源漏极与所述氧化物半导体层桥接。

在本申请所提供的阵列基底中，所述第一源漏极、所述第二源漏极和所述氧化物半导体层同层且间隔设置。

在本申请所提供的阵列基底中，所述阵列基底还包括设置于所述第二源漏极和所述氧化物半导体层上的绝缘层、设置于所述绝缘层上的第一桥接部；

所述绝缘层包括位于所述第二源漏极上方的第一过孔和位于所述氧化物半导体层的上方的第二过孔，所述第一桥接部一端穿过所述第一过孔与所述第二源漏极连接，所述第一桥接部另一端穿过所述第二过孔与所述氧化物半导体层连接。

在本申请所提供的阵列基底中，所述阵列基底还包括与所述第一桥接部同层设置的像素电极，所述绝缘层包括位于所述氧化物半导体层上方的第三过孔，所述像素电极通过所述第三过孔与所述氧化物半导体层连接。

在本申请所提供的阵列基底中，所述绝缘层包括设置于所述第二源漏极和所述氧化物半导体层上的第一绝缘层、以及设置于所述第一绝缘层上的第二绝缘层，所述第一绝缘层和所述第二绝缘层之间设有公共电极层；

所述阵列基底还包括与所述第二源漏极同层设置的公共电极走线，所述绝缘层包括一位于所述公共电极走线上方且至少穿过所述第一绝缘层的第四过孔，所述公共电极层通过所述第四过孔与所述公共电极走线桥接。