[发明专利]一种用于动态比较器的自适应校准电路

权利要求书

1.一种用于动态比较器的自适应校准电路，其特征在于，包括：速度自适应电路和失调校准电路，所述速度自适应电路和失调校准电路分别与比较器的正电源端和输入对管的体电压端V_BN和V_BP电连接；

所述速度自适应电路包括：自适应逻辑电路和升压器，所述失调校准电路包括：失调电压校准逻辑电路和体电压产生器；所述比较器输出的信号经过同或门，得到信号Y，信号Y再输入鉴相器，所述鉴相器对表示所述比较器比较完成的信号Y和经过延迟的时钟信号进行比较后，输入至所述自适应逻辑电路，所述自适应逻辑电路根据该比较结果输出相应的数字信号，以控制所述升压器的工作状态，所述升压器对电压进行抬升处理后，输入至所述比较器的正电源端，再进行新一轮的校准，直到所述比较器的速度满足要求或到达校准极限为止；

完成速度的自适应校准后，所述比较器输出的信号经过SR锁存器锁存，输入至所述失调电压校准逻辑电路，所述失调电压校准逻辑电路根据所述SR锁存器输出的信号输出相应的数字信号，以控制所述体电压产生器的工作状态，所述体电压产生器产生体电压后，输入至所述比较器的输入对管的体电压端，再进行新一轮的校准，直到所述比较器的失调电压被体电压完全补偿或者到达校准极限为止。

2.根据权利要求1所述的一种用于动态比较器的自适应校准电路，其特征在于，所述比较器输出的两个信号经过同或门处理后，输入至所述鉴相器的U_O⁺端口，时钟信号经过可调延时单元延时处理后，输入至所述鉴相器的U_O^-端口，所述鉴相器的Ld端口输出的信号输入至所述自适应逻辑电路。

3.根据权利要求2所述的一种用于动态比较器的自适应校准电路，其特征在于，所述自适应逻辑电路包括：自适应控制电路、第一计数器和第一选择器，所述鉴相器的Ld端口输出的信号输入至所述自适应控制电路，所述自适应控制电路的控制端与所述第一计数器的控制端电连接，所述自适应控制电路的输出端与所述第一选择器的控制端电连接，所述第一计数器的输出端与所述第一选择器的输入端电连接，所述第一选择器的输出端与所述升压器的输入端电连接。

4.根据权利要求3所述的一种用于动态比较器的自适应校准电路，其特征在于，所述自适应控制电路上电复位后产生使能信号，以控制所述第一计数器和第一选择器开始工作，所述第一计数器开始计数，所述升压器根据第一计数器提供的数字码抬升电压并输出，当所述鉴相器的Ld端口输出的信号发生翻转，或者所述第一计数器完成全部计数，所述升压器输出最终抬升的电压。

5.根据权利要求1所述的一种用于动态比较器的自适应校准电路，其特征在于，所述升压器包括：电荷泵和升压电路，所述电荷泵用于将电源电压抬升至2倍大小，该2倍电源电压用于控制所述升压电路中开关管的导通与截止，当所述开关管导通时，所述升压电路中的输出端V_DDBoost被充电到电源电压，当所述开关管截止时，所述升压器输出端V_DDBoost根据电容器一端的数字信号D2:0抬升电压，并输出该电压。

6.根据权利要求1所述的一种用于动态比较器的自适应校准电路，其特征在于，失调电压校准逻辑电路包括：校准控制电路、第二计数器和第二选择器，所述SR锁存器输出的DP信号输入至所述校准控制电路，所述校准控制电路的控制端与所述第二计数器的控制端电连接，所述校准控制电路的输出端与所述第二选择器的控制端电连接，所述第二计数器的输出端与所述第二选择器的输入端电连接，所述第二选择器的输出端与所述体电压产生器的输入端电连接。

7.根据权利要求6所述的一种用于动态比较器的自适应校准电路，其特征在于，所述校准控制电路上电复位后产生使能信号，以控制所述第二计数器和第二选择器开始工作，所述第二计数器开始计数，所述体电压产生器根据第二计数器产生的数字码抬升电压并输出，当所述SR锁存器输出的DP信号发生翻转，或者所述第二计数器完成全部计数，所述体电压产生器完成最终的电压抬升并输出。