[发明专利]一种用于动态比较器的自适应校准电路

说明书

本发明公开了一种用于动态比较器的自适应校准电路，自适应校准电路包括速度自适应电路和失调校准电路，速度自适应电路用于对比较器因温度T和工艺P引起的转化速度变化的校准，而失调校准电路用于比较器因晶体管失配产生的失调电压的校准。本发明在比较器上挂载两个额外的电路后，能够有效降低失调电压，并增大比较速度的PT容忍度。

技术领域

本发明涉及电子电路技术领域，特别涉及一种用于动态比较器的自适应校准电路。

背景技术

ADC是实现模拟领域和数字领域连接的重要器件，其广泛应用于通信，信号处理，存储等各类电子系统中，有着不可替代的作用。其应用领域包括通信市场，汽车电子市场，尤其对高速、中精度、低电压、低功耗、高适应性的ADC的需求极大。

比较器是ADC电路中最重要的模块之一，其直接决定了ADC的转换精度和转换速度。比较器设计中的主要参数包括比较速度、分辨率和失调电压等。比较速度和分辨率主要受制于比较器的结构和尺寸；失调电压主要由输入对管的阈值电压失配和W/L。比较器的失调电压被认为是降低性能的最重要因素，因此需要对比较器的失调电压进行校准。

除此之外，还希望比较器具有较高环境适应能力，即在工艺(Process)，温度(Temperature)等因素改变的情况下比较速度可控，来保持比较器以及ADC的性能，具有较高的市场竞争力，因此，也需要对比较器进行PT偏差下的速度校准。

目前，比较器的失调校准方法包括预放大级电流调节，负载电容调节及体电压调节等。而对于PT变化下比较器的速度校准则少有提及。

发明内容

本发明实施例提供了一种用于动态比较器的自适应校准电路，用以解决现有技术中比较器校准技术的不足，使比较器兼具有抗PT变化的能力。

一方面，本发明实施例提供了一种用于动态比较器的自适应校准电路，包括：速度自适应电路和失调校准电路，速度自适应电路和失调校准电路分别与比较器的正电源端和输入对管的体电压端V_BN和V_BP电连接；

速度自适应电路包括：自适应逻辑电路和升压器，失调校准电路包括：失调电压校准逻辑电路和体电压产生器；比较器输出的信号经过同或门，得到信号Y，信号Y再输入鉴相器，鉴相器对表示比较器比较完成的信号Y和经过延迟的时钟信号进行比较后，输入至自适应逻辑电路，自适应逻辑电路根据该比较结果输出相应的数字信号，以控制升压器的工作状态，升压器对电压进行抬升处理后，输入至比较器的正电源端，再进行新一轮的校准，直到比较器的速度满足要求或到达校准极限为止；

完成速度的自适应校准后，比较器输出的信号经过SR锁存器锁存，输入至失调电压校准逻辑电路，失调电压校准逻辑电路根据SR锁存器输出的信号输出相应的数字信号，以控制体电压产生器的工作状态，体电压产生器产生体电压后，输入至比较器的输入对管的体电压端，再进行新一轮的校准，直到比较器的失调电压被体电压完全补偿或者到达校准极限为止。

在一种可能的实施方式中，比较器输出的两个信号经过同或门处理后，输入至鉴相器的U_O⁺端口，时钟信号经过可调延时单元延时处理后，输入至鉴相器的U_O^-端口，鉴相器的Ld端口输出的信号输入至自适应逻辑电路。

在一种可能的实施方式中，自适应逻辑电路包括：自适应控制电路、第一计数器和第一选择器，鉴相器的Ld端口输出的信号输入至自适应控制电路，自适应控制电路的控制端与第一计数器的控制端电连接，自适应控制电路的输出端与第一选择器的控制端电连接，第一计数器的输出端与第一选择器的输入端电连接，第一选择器的输出端与升压器的输入端电连接。