[发明专利]一种混合封装结构及封装方法

说明书

本发明公开了一种混合封装结构及封装方法，本发明的封装结构是通过倒装上芯的技术将底层芯片直接倒扣固定在基材框架上，将底层芯片的PAD直接与基材框架保持电性连接，实现电性导通，在底层芯片上在设置上层信息，使底层芯片与上层芯片保持信号隔离，底层芯片背面的信号以及上层芯片的信号均通过键合的方式与基材连接，决了现有技术中优先的布线和打线空间使封装体增大的存在的问题。

技术领域

本发明属于多芯片、多工艺混合封装领域，具体涉及一种混合封装结构及封装方法。

背景技术

随着5G时代的来临，半导体芯片封装趋于封装体厚度薄，体积小，集成度高，多芯片堆叠的可靠性和高集成度，因此有限的布线和打线空间成为技术人员的挑战；在此情况下，为满足一定的产品性能和产品尺寸，因此需要将发明一种新技术满足单一封装体中可以封装多个芯片或器件，多种封装技术结合实现；

发明内容

本发明的目的在于克服上述不足，提供一种混合封装结构及封装方法，

为了达到上述目的，一种混合封装结构，包括基材框架，基材框架上设置有底层芯片，底层芯片的正面焊接在基材框架上，使底层芯片的正面和基材框架形成电性连接，底层芯片的背面通过键合的方式连接基材框架，底层芯片上设置有上层芯片，底层芯片与上层芯片保持信号隔离，上层芯片通过键合的方式与基材框架连接。

基材框架通过导电胶与底层芯片的正面连接。

基材框架通过锡膏与底层芯片的正面连接。

底层芯片与上层芯片间设置有绝缘胶。

底层芯片的背面与基材框架间通过WB打线连接。

上层芯片与基材框架间通过WB打线连接。

基材框架、底层芯片与上层芯片外填充有塑封体。

一种混合封装结构的封装方法，包括以下步骤：

S1，将底层芯片通过以倒装方式倒贴在基材框架上，使底层芯片的正面和基材框架形成电性连接；

S2，隔离底层芯片背面的信号后，在隔离层上设置有上层芯片；

S3，使用焊线将上层芯片与基材框架连接，使用焊线使底层芯片背面与基材框架连接，完成底层芯片和上层芯片与基材框架之间的电性连接；

S4，填充塑封体后完成封装。

S1中，将底层芯片通过导电胶或锡膏的倒装方式倒贴在基材框架上，使底层芯片正面上的信号通过导电胶或锡膏与基材框架连接。

S2中，上层芯片通过绝缘胶悬空贴在底层芯片上。

与现有技术相比，本发明的封装结构是通过倒装上芯的技术将底层芯片直接倒扣固定在基材框架上，将底层芯片的PAD直接与基材框架保持电性连接，实现电性导通，在底层芯片上在设置上层信息，使底层芯片与上层芯片保持信号隔离，底层芯片背面的信号以及上层芯片的信号均通过键合的方式与基材连接，决了现有技术中优先的布线和打线空间使封装体增大的存在的问题。

本发明的封装方法是将底层芯片通过以倒装方式倒贴在基材框架上，使底层芯片的正面和基材框架形成电性连接，隔离底层芯片背面的信号后，在隔离层上设置有上层芯片；使用焊线将上层芯片与基材框架连接，使用焊线使底层芯片背面与基材框架连接，完成底层芯片(3)和上层芯片与基材框架之间的电性连接。发明通过倒装方式和键合方式将不能同时打线或倒装方式平铺或堆叠的产品在不增加塑封体尺寸和芯片尺寸的基础上实现布线空间和打线空间等信号连接问题

附图说明

图1为本发明的结构示意图；

图2为本发明中基材框架与底层芯片的配合示意图；

图3为本发明中导电胶溢出侧壁的示意图；