[发明专利]多通道瞬时电压抑制装置

权利要求书

1.一种多通道瞬时电压抑制装置，其特征在于，包括：

一半导体基板，具有第一导电型，其中所述半导体基板耦接一接地端；

一半导体层，具有与所述第一导电型相反的第二导电型，其中所述半导体层设于所述半导体基板上；

至少两个双向瞬时电压抑制结构，设于所述半导体层中，其中每一所述双向瞬时电压抑制结构耦接一输入输出埠与所述接地端；以及

至少一个隔离沟渠，设于所述半导体基板与所述半导体层中，其中所述至少一个隔离沟渠设于所述至少两个双向瞬时电压抑制结构之间，所述至少一个隔离沟渠的高度大于所述半导体层的厚度，且所述至少一个隔离沟渠围绕所述至少两个双向瞬时电压抑制结构。

2.如权利要求1所述的多通道瞬时电压抑制装置，其特征在于，每一所述双向瞬时电压抑制结构包括：

一第一掺杂井区，具有所述第一导电型，其中所述第一掺杂井区设于所述半导体层中；

一第一掺杂区，具有所述第一导电型，其中所述第一掺杂区设于所述第一掺杂井区中；

一第二掺杂区，具有所述第二导电型，其中所述第二掺杂区设于所述第一掺杂井区中，所述第一掺杂区与所述第二掺杂区耦接所述输入输出埠；

一第二掺杂井区，具有所述第一导电型，其中所述第二掺杂井区设于所述半导体层中；

一第三掺杂区，具有所述第二导电型，其中所述第三掺杂区设于所述第二掺杂井区中；以及

一第四掺杂区，具有所述第一导电型，其中所述第四掺杂区设于所述第二掺杂井区中，所述第三掺杂区与所述第四掺杂区耦接所述接地端。

3.如权利要求2所述的多通道瞬时电压抑制装置，其特征在于，所述第二掺杂区与所述半导体基板之间的最短距离大于所述第二掺杂区与所述第二掺杂井区之间的最短距离。

4.如权利要求2所述的多通道瞬时电压抑制装置，其特征在于，所述第三掺杂区与所述半导体基板之间的最短距离大于所述第三掺杂区与所述第一掺杂井区之间的最短距离。

5.如权利要求1所述的多通道瞬时电压抑制装置，其特征在于，每一所述双向瞬时电压抑制结构包括两个掺杂区，所述两个掺杂区具有所述第一导电型，所述两个掺杂区设于所述半导体层中，并分别耦接所述输入输出埠与所述接地端。

6.如权利要求5所述的多通道瞬时电压抑制装置，其特征在于，所述两个掺杂区之间的最短距离小于每一所述掺杂区与所述半导体基板之间的最短距离。

7.如权利要求5所述的多通道瞬时电压抑制装置，其特征在于，每一所述双向瞬时电压抑制结构包括一掺杂井区，所述掺杂井区具有所述第二导电型，所述掺杂井区设于所述半导体层中，所述两个掺杂区设于所述掺杂井区中。

8.如权利要求1所述的多通道瞬时电压抑制装置，其特征在于，每一所述双向瞬时电压抑制结构包括：

一掺杂井区，具有所述第一导电型，其中所述掺杂井区设于所述半导体层中；以及

两个掺杂区，具有所述第二导电型，所述两个掺杂区设于所述掺杂井区中，并分别耦接所述输入输出埠与所述接地端。

9.如权利要求8所述的多通道瞬时电压抑制装置，其特征在于，所述两个掺杂区之间的最短距离小于每一所述掺杂区与所述半导体基板之间的最短距离。

10.如权利要求1所述的多通道瞬时电压抑制装置，其特征在于，所述第一导电型与所述第二导电型分别为N型与P型。

11.如权利要求1所述的多通道瞬时电压抑制装置，其特征在于，所述第一导电型与所述第二导电型分别为P型与N型。