[发明专利]FPGA芯片验证方法、系统、设备及存储介质

说明书

本发明提出一种FPGA芯片验证方法、系统、设备及存储介质，该方法包括：获取目标FPGA芯片和位流文件，所述目标FPGA芯片被划分为若干个电路区域，所述位流文件被划分为若干个数据区域，所述电路区域与所述数据区域一一对应；将每一数据区域中的数据强制赋值给对应电路区域的配置点，以使得对所述目标FPGA进行仿真验证。本发明实施例中通过建立目标FPGA芯片电路区域的配置点和位流文件中数据之间的映射关系，然后将位流文件中的数据强制赋值到电路区域中具体的配置点上，减少了配置数据加载步骤，从而达到减少验证时间，提升验证效率的目的。

技术领域

本发明涉及电子技术领域，尤其涉及一种FPGA芯片验证方法、系统、设备及存储介质。

背景技术

现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)芯片在通信、安防、工业等领域有着举足轻重的作用，随着工艺水平的逐步提升，FPGA芯片的规模不断扩大、性能不断上升，同时验证工作量也随之增加，因此，如何有效地对大规模FPGA电路进行全芯片功能仿真、提升验证的效率，已经成为FPGA芯片设计和开发的重要课题。

FPGA电路规模的扩大，意味着各个模块的数量、电路网表的规模、电路网表的规模、电路的复杂度也在增加。由于仿真工具的运行速度有限，而在仿真的过程中电路加载配置数据占据了仿真中的相当一部分时间成本，随着电路规模的增大，配置数据加载过程所消耗的时间也跟着延长。

因此，亟需一种可以减少验证时间、提高验证效率的FPGA芯片验证方法。

发明内容

本发明提供一种FPGA芯片验证方法、系统、设备及存储介质，其主要目的在于减少FPGA芯片的验证时间，有效提高FPGA芯片的验证效率。

第一方面，本发明实施例提供一种FPGA芯片验证方法，包括：

获取目标FPGA芯片和位流文件，所述目标FPGA芯片被划分为若干个电路区域，所述位流文件被划分为若干个数据区域，所述电路区域与所述数据区域一一对应；

将每一数据区域中的数据强制赋值给对应电路区域的配置点，以对所述目标FPGA芯片进行仿真验证。

优选地，所述目标FPGA芯片的若干个电路区域的划分步骤，包括：

对所述目标FPGA芯片按照IO BANK进行划分，获取若干时钟区域；

根据所述目标FPGA芯片的电路结构，将每一时钟区域划分为若干电路区域。

优选地，所述位流文件的若干个数据区域的划分步骤，包括：

根据所述时钟区域的大小和个数，将所述位流文件划分为若干位流子区域，每一位流子区域与每一时钟区域一一对应；

对于任一时钟区域和任一位流子区域，根据所述任一时钟区域中每一电路区域的数据位宽和地址位宽，将所述任一位流子区域划分为若干数据区域，每一数据区域与每一电路区域一一对应，所述任一时钟区域与所述任一位流子区域对应。

优选地，所述根据所述任一时钟区域中每一电路区域的数据位宽和地址位宽，将所述任一位流子区域划分为若干数据区域，包括：

对于任一电路区域，根据所述任一电路区域的数据位宽，确定横向位置；

根据所述任一电路区域的地址位宽，确定纵向位置；

根据所述横向位置和所述纵向位置，确定与所述任一电路区域对应的数据区域。

优选地，所述电路区域包括存储单元，所述配置点与所述存储单元的输出端口连接。

优选地，所述位流文件通过与所述目标FPGA芯片相对应的仿真软件得到。